[发明专利]一种FPGA加载模式的动态配置电路

权利要求书

1、一种FPGA加载模式的动态配置电路，其特征在于，所述动态配置电路包括：

一控制电路，该电路的可编程输出端口与待配置的现场可编程门阵列的模式配置引脚相连，所述控制电路用于向待配置的现场可编程门阵列提供模式配置所需的控制时序。

2、根据权利要求1所述的动态配置电路，其特征在于，所述动态配置电路还包括：缓存电路，所述缓存电路设置在所述控制电路的可编程输出端口与待配置的现场可编程门阵列的模式配置引脚之间。

3、根据权利要求1或2所述的动态配置电路，其特征在于，所述动态配置电路还包括：多个上拉电阻和多个下拉电阻，待配置的现场可编程门阵列的模式配置引脚分别通过一所述上拉电阻连接一直流电源的输出端，所述现场可编程门阵列的模式配置引脚分别通过一所述下拉电阻接地。

4、根据权利要求3所述的动态配置电路，其特征在于，所述控制电路还与所述现场可编程门阵列的启动控制配置引脚相连，用于检测所述启动控制配置引脚的工作状态，并判断所述现场可编程门阵列的配置数据是否加载完毕。

5、根据权利要求4所述的动态配置电路，其特征在于，所述控制电路还与所述现场可编程门阵列的逻辑异步复位配置引脚相连，用于设置所述逻辑异步复位配置引脚的工作状态，启动所述现场可编程门阵列的重新配置过程。

6、根据权利要求5所述的动态配置电路，其特征在于，所述控制电路还与所述现场可编程门阵列的初始化状态配置引脚相连，用于检测初始化状态配置引脚的工作状态，并判断所述配置数据的加载是否被中断、或判断所述现场可编程门阵列的配置存储器是否已清空。

7、根据权利要求6所述的动态配置电路，其特征在于，所述控制电路包括：

时序控制电路，用于产生所述控制时序，并设置所述现场可编程门阵列的模式配置引脚、及逻辑异步复位配置引脚的工作状态；

配置引脚检测单元，用于接收来自所述现场可编程门阵列的初始化状态配置引脚及启动控制配置引脚的输出电平，并检测所述配置引脚输出电平的工作状态，根据所述检测的结果，所述配置引脚检测单元控制所述时序控制电路向所述现场可编程门阵列的逻辑异步复位配置引脚发出控制时序。