[发明专利]一种保护电路及使用保护电路的集成电路

说明书

技术领域

本发明涉及保护电路技术领域，特别涉及一种由于异常电平触发寄生三极管导通致使电路失效的集成电路的保护电路。 

背景技术

现有的两种集成电路单阱工艺制造的集成电路中，如图1所示，一种是以n阱p衬底的集成电路。在双电源系统应用中，如图2所示，若B1节点和B2节点为电源接入端点，B1节点接电源正极，B2节点接电源负极，集成电路的电源接入端点VDD和GND接电源。当两个电源均未接入电路时，PMOS管MP1和NMOS管MN1处于截至状态，即不导通。在只接入电源的瞬间，集成电路的B1节点的电平变为正电平，相对于VDD；集成电路的B2节点的电平变为负电平，相对于地，且此时MP1和MN1仍然未导通，通过PMOS管和NMOS管的寄生二极管DP1和寄生二极管DN1正向导通，若电源电压足够大，形成VDD至GND的通路。由于集成电路采用n阱p衬底工艺，因此所有NMOS管的n+源漏区(即S、D区，指形成NMOS管的两个有源区)均在同一衬底上，如图3所示。当B2节点的电平为负电平时，使寄生NPN型三极管导通，因此可能造成集成电路失效。如图4所示，另一种是以p阱n衬底的集成电路，在此种集成电路中所有PMOS管的p+源漏区均在同一衬底上，当B1节点的电平相对于VDD为正电平时，使寄PNP三极管(B1节点为三极管的发射极，VDD为基极，其他p+有源区为集电极)导通，致使集成电路功能失效。 

发明内容

本发明主要解决的技术问题是提供一种集成电路的保护电路，该集成电路保护电路，可以防止集成电路因异常电平触发集成电路中寄生三极管导通而引起的失效。

为了解决上述问题，本发明提供一种集成电路的保护电路，该保护电路包括：电平检测电路、逻辑控制电路和嵌位电路，其中，电平检测电路，用于检测集成电路中电源接入端点的电平；逻辑控制电路，根据所述电平检测电路输出的电平检测信号，输出逻辑控制信号；嵌位电路，根据所述逻辑控制电路输出的逻辑控制信号对所述集成电路中以电源接入端点为发射极的寄生三极管的基极-发射极间电压进行嵌位。 

本发明还提供一种使用所述保护电路的集成电路，该集成电路包括保护电路，该保护电路包括：电平检测电路，用于检测集成电路中电源接入端点的电平；逻辑控制电路，根据所述电平检测电路输出的电平检测信号，输出逻辑控制信号；嵌位电路，根据所述逻辑控制电路输出的逻辑控制信号对所述集成电路中以电源接入端点为发射极的寄生三极管的基极-发射极间电压进行嵌位。 

优选地，所述电平检测电路，包括第一比较器和第二比较器，该第一比较器和第二比较器的输入端分别与集成电路检测节点连接，其输出与逻辑控制电路连接。 

优选地，所述逻辑控制电路为逻辑或非门。 

优选地，所述逻辑控制电路为逻辑与非门。 

优选地，所述嵌位电路包括开关和嵌位电源，其中，所述嵌位电源正极与地连接，该嵌位电源负极与开关一端连接，该开关另一端与集成电路检测节点连接。 

优选地，所述嵌位电源正极与开关一端连接，该嵌位电源负极与集成电路电源连接；所述开关另一端与集成电路检测节点连接。 

本发明集成电路的保护电路，通过电平检测电路检测集成电路中电源接入端点的电平，并将电平检测信号输给逻辑控制电路，该逻辑控制电路根据电平检测信号进行处理，输出逻辑控制信号控制嵌位电路工作。当电平检测电路检测到异常电平触发寄生三极管导通时，逻辑控制电路控制嵌位电路工作，将寄生三极管的基极-发射极间电压进行嵌位， 使寄生三极管的基极-发射极间电压小于该三极管导通所需的电压值，使寄生三极管处于截止状态，消除寄生三极管对电路的影响，使集成电路处于正常工作状态，从而对集成电路进行保护。 

附图说明

图1是现有P衬底集成电路结构示意图； 

图2是现有集成电路示意图； 

图3是现有集成电路产生异常电平时的回路示意图； 

图4是现有N衬底集成电路结构示意图； 

图5是本发明保护电路实施例的原理框图； 

图6是本发明保护电路一应用实施例示意图； 

图7是本发明电平检测电路示意图； 

图8是本发明逻辑控制电路示意图； 

图9是本发明保护电路另一应用实施例示意图； 

图10是本发明另一逻辑控制电路示意图。 

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。 

具体实施方式