[发明专利]用于一半导体集成电路的导电结构

说明书

技术领域

本发明涉及一半导体集成电路的导电结构；特别是涉及一种能防止该导电结 构表面氧化的导电结构。

背景技术

凸块技术已广泛应用于微电子(microelectronics)及微系统(micro system)等领 域，做为半导体集成电路与电路板之间的电性连结介面。以电路板与集成电路 (integrated circuit；IC)芯片的连接为例，集成电路芯片可利用各种方式与电路板 连接，将凸块形成于集成电路芯片中衬垫上的保护层所定义的开口区域内，使衬垫 与电路板的引脚得以电性连接。

于金属类中，金的导电性较好，因此封装制程普遍使用金作为凸块材料，称 为金凸块。请参阅图1，凸块形成于衬垫101上与保护层102上的开口区域，该凸 块由一第一导电层104、一第二导电层105与一下金属层103共同界定。在此实施 例中，第一导体层104与第二导体层105的材料皆为金，且以一体成型的方式形成。 典型金凸块的制程，需要在衬垫101上先形成一下金属层103。下金属层103除了 作为接合凸块与衬垫101的粘着层外，通常亦与一导电层电性连结，以图1而言， 即为第一导体层104，以利用电镀制程形成该等凸块。其中第一导体层104基本上 可与下金属层103分别或同时形成、亦可利用相同制程与材料，以于形成凸块后， 共同作为导电媒介之用，使凸块可以顺利形成于下金属层103上方，并通过下金属 层103与衬垫101电性连结。举例而言，下金属层103的材料可选自钛、钨与其合 金。

由于金的单价较高，为减省制造成本，已知技术发展出以金及其他金属制成 的组合凸块。以图1所示的凸块结构为例，第一导体层104与第二导体层105所使 用的材料将不同。根据此改良设计，在本实施例中，第一导体层104占整体凸块的 比例较第二导体层105高，因此可将第一导体层104的材料以较金导电性略差的金 属族群替换。

在某些情况下，第一导体层104与第二导体层105较容易于固态状态下产生 共金效果，而使得导体层间的导电性变差，进而影响整体凸块的导电性。为了改善 这种情况，已知技术有时会于第一导体层104与第二导体层105间更加入一缓冲导 体层106，请参阅图2。

然而，不论是上述的组合凸块，或是加入缓冲层的组合凸块都有一明显缺点。 当导体层非以金为材料时，其表面将容易发生氧化，进而造成整体凸块导电性下降 甚至破坏整体凸块结构。

有鉴于此，如何使凸块降低成本并且具不易氧化的表面为目前业界引领期盼 所欲解决的问题。

发明内容

本发明的目的之一，在于提供一种用于一半导体集成电路的导电结构。该半 导体集成电路包含一衬垫及一保护层。该保护层局部覆盖该衬垫，以界定出一开口 区域，使得导电结构适可通过该开口区域，与该衬垫呈电性连接。此外，该导电结 构更包含一下金属层、一第一导体层与一第二导体层，并且这三者共同界定出一基 本凸块结构。其中，第一导体层所占的体积较大第二导体层大，因此该第一导体层 的材料可以选用其他非金的金属族群来降低成本。

本发明的再一目的，在于提供一表面不易氧化的导电结构。除上述特征外， 该导体结构更包含一覆盖导体层，用以覆盖其基本凸块结构。覆盖导体层的材料选 自于不易氧化的金属族群，因而改善先前技术中，组合凸块表面会氧化的问题。

为让本发明的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施 例、配合附图进行详细说明。

附图说明

图1为已知技术的一示意图；

图2为已知技术的另一示意图；

图3为本发明第一实施例的示意图；以及

图4为本发明第二实施例的示意图。

主要元件符号说明：

101、301：衬垫

102、302：保护层

103、303：下金属层

104、304：第一导体层

105、305：第二导体层

106、307：缓冲导体层

303a：第一金属层

303b：第二金属层

306：覆盖导体层

W1：第一竖直方向尺寸

W2：第二竖直方向尺寸

W3：第三竖直方向尺寸

具体实施方式