[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

以前，在被称作CSP(芯片大小封装)的半导体器件中，例如像日本特开2004-281614号公报中记载的那样，在形成在半导体衬底上的布线的连接焊盘部上表面形成柱状电极。此时，半导体器件的制造方法使用如下方法：在于半导体衬底上的整个面上形成的基底金属层上形成的布线的上表面及基底金属层的上表面，形成在布线的连接焊盘部、即柱状电极形成区域所对应的部分具有开口部的抗电镀剂膜，通过进行以基底金属层作为电镀电流路的电解电镀，在抗电镀剂膜的开口部内的布线的连接焊盘部上表面形成柱状电极，使用抗蚀剂剥离液来剥离抗电镀剂膜，将布线作为掩模而将布线下以外的区域中的基底金属层刻蚀并去除。

但是，在上述现有的半导体器件的制造方法中，使用抗蚀剂剥离液来剥离柱状电极形成用抗电镀剂膜时，柱状电极形成用抗电镀剂膜主要仅从其上表面侧剥离，所以布线间的间隔变窄时，有时在布线间产生抗蚀剂残渣。特别在布线间，由于基底金属层形成为比布线的上表面低，所以抗蚀剂剥离液难以在布线间流通，容易产生抗蚀剂残渣。而且，该现象在将密合力大的负型干膜抗蚀剂用作柱状电极形成用抗电镀剂膜的情况下显著。在将布线作为掩模来刻蚀基底金属层时，该抗蚀剂残渣作为掩模而引起蚀刻不良，并成为布线间短路的原因。

发明内容

根据本发明，由于在再布线上层绝缘膜的开口部内，将再布线形成为使再布线的上表面与再布线上层绝缘膜的上表面为同一平面、或者比再布线上层绝缘膜的上表面还低，并在其上形成柱状电极形成用抗电镀剂膜，所以在再布线间没有柱状电极形成用抗电镀剂膜进入的余地，继而在剥离柱状电极形成用抗电镀剂膜之际难以产生抗蚀剂残渣。

本发明的半导体器件，其特征在于包括：

半导体衬底，在上表面具有多个连接焊盘；

绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘对应的部分形成的多个开口部；

再布线上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成为与上述多个开口部之中的某一个连通的多个上表面侧开口部；及

多条再布线，在上述多个上表面侧开口部内经由上述绝缘膜的开口部被连接到上述连接焊盘，并被设置成上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度；及

柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地设置。

另外，本发明的半导体器件，其特征在于包括：

半导体衬底，在上表面具有多个连接焊盘；

绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘对应的部分形成的多个开口部；

下表面侧上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成为与上述多个开口部之中的某一个连通的多个下表面侧开口部；

多条下表面侧布线，在上述多个下表面侧开口部内经由上述绝缘膜的开口部与上述连接焊盘连接地设置；

再布线上层绝缘膜，设置在上述下表面侧上层绝缘膜的上表面及上述多条下表面侧布线的上表面，具有被形成为与上述多个下表面侧开口部之中的某一个连通的多个上表面侧开口部；

多条再布线，在上述多个上表面侧开口部内被连接到上述下表面侧布线，并被设置成上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度；及

柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地设置。

另外，本发明的半导体器件的制造方法，其特征在于包括以下步骤：

在上表面具有多个连接焊盘的半导体衬底上形成绝缘膜，该绝缘膜在与上述多个连接焊盘对应的部分具有多个开口部；

在上述绝缘膜的上表面形成再布线上层绝缘膜，该再布线上层绝缘膜具有被形成为与上述多个开口部之中的某一个连通的开口部；

在上述多个上表面侧开口部内形成成为多条再布线的金属层，该金属层被设置成上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度；

在上述金属层的上表面形成柱状电极形成用抗电镀剂膜，该柱状电极形成用抗电镀剂膜在成为上述多条再布线的上表面侧连接焊盘部的部分具有柱状电极用开口部；

在柱状电极形成用抗电镀剂膜的开口部内的成为上述再布线的上表面侧连接焊盘部的部分的上表面，形成柱状电极；

剥离上述柱状电极形成用抗电镀剂膜；及

通过刻蚀来去除上述金属层之中至少形成在上述再布线上层绝缘膜上的部分，而形成多条再布线。

另外，本发明的半导体器件的制造方法，其特征在于包括以下步骤：