[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，其特征在于：

所述半导体集成电路包括：

多个存储单元，被布置为矩阵状，

多条字线，分别对应于所述多个存储单元的各行，

多个字线驱动器，分别驱动所述多条字线中的一条字线，以及

多个下拉电路，分别连接在所述多条字线中的一条字线上，当所述连接的字线处于激活状态时，使该字线的电压成为电源电压以下；

所述多个字线驱动器分别具有用以使所对应的字线成为激活状态的晶体管；

所述多个下拉电路分别具有下拉晶体管，该下拉晶体管是导电型与包括在驱动所对应的字线的字线驱动器中的所述晶体管一样的晶体管，对该字线进行下拉。

2.根据权利要求1所述的半导体集成电路，其特征在于：

所述下拉晶体管由施加在所述下拉晶体管的栅极端的字线电压调节信号控制。

3.根据权利要求2所述的半导体集成电路，其特征在于：

所述多个下拉电路分别具有多个所述下拉晶体管，在所述多个下拉电路中的一个下拉电路所具有的多个下拉晶体管的栅极端分别施加有相互不同的字线电压调节信号。

4.根据权利要求2所述的半导体集成电路，其特征在于：

所述下拉晶体管能够由所述字线电压调节信号设定为非导通状态。

5.根据权利要求2所述的半导体集成电路，其特征在于：

所述半导体集成电路进一步包括下拉控制电路，所述下拉控制电路包括串联的同一导电型的多个晶体管，从所述串联的晶体管间的节点输出所述字线电压调节信号。

6.根据权利要求5所述的半导体集成电路，其特征在于：

在所述多条字线中的任意一条字线是激活状态时，所述下拉控制电路输出使所述下拉晶体管导通的所述字线电压调节信号。

7.根据权利要求2所述的半导体集成电路，其特征在于：

所述半导体集成电路在同一半导体芯片上进一步包括具有测量用晶体管的晶体管特性测量电路。

8.根据权利要求7所述的半导体集成电路，其特征在于：

所述测量用晶体管是构成与用在所述多个存储单元中的晶体管一样的晶体管。

9.根据权利要求8所述的半导体集成电路，其特征在于：

所述晶体管特性测量电路具有多个所述测量用晶体管；

所述多个测量用晶体管并联。

10.根据权利要求7所述的半导体集成电路，其特征在于：

所述半导体集成电路包括多个所述晶体管特性测量电路；

所述多个晶体管特性测量电路分别对应于多个晶体管组，所述多个晶体管组分别具有构成所述半导体集成电路的多个晶体管；

所述多个晶体管组中的每个晶体管组中所包含的晶体管具有与其它晶体管组中的晶体管不同的阈值电压。

11.根据权利要求1所述的半导体集成电路，其特征在于：

所述字线驱动器，使让所述多条字线中的任意一条字线成为激活状态的期间的长度成为与能够存储在所述多个存储单元中的位数相对应的长度。

12.根据权利要求1所述的半导体集成电路，其特征在于：

所述多个下拉电路，使它的驱动能力的大小成为与能够存储在所述多个存储单元中的位数的大小。