[发明专利]半导体集成电路

说明书

技术领域

本发明涉及一种具有触发型存储单元的半导体集成电路，尤其涉及一种字线的电压控制技术。

背景技术

近年来，伴随着设计规则(process rule)的微细化，半导体集成电路的省面积化、电源电压的低电压化在急速地深入。其弊端是，在具有例如静态型随机存取存储器(以下，称其是SRAM(staticrandom-access memory)那样的触发型存储单元的半导体集成电路中，由于构成存储单元的各个晶体管的特性偏差、电源电压的低电压化等原因，已经非常难以使存储单元具有稳定的特性。结果是，半导体集成电路的成品率下降。

我们已知，一般情况下，在假定晶体管宽度W、晶体管长度L时，晶体管的阈值电压Vt的偏差将与宽度和长度的乘积的平方根的倒数成正比地变化。换句话说，若随着设计规则的微细化，晶体管宽度W、晶体管长度L缩小，则晶体管地阈值电压Vt的偏差增大。

如上所述，为了在已微细化的设计规则下确保半导体集成电路的稳定特性、性能，非常重要的是抑制构成半导体集成电路的各个元件的偏差。

SRAM的存储单元特性有静态噪音容许量(以下称其为SNM(Static Noise Margin)。SNM是显示对噪音的容许量的指标，该数值越大，则表示存储单元的数据保存特性越好(例如，在字线处于激活状态时，存储单元中的触发器所保存的数据越难以翻转，数据的保存特性越好)。一般情况下，通过使构成SRAM的存储单元的存取晶体管的导电率减小，SNM即得以改善。

作为改善SNM的技术已知有以下各例。专利文献1中公开了这样的技术，将相互不同的电源电压供给SRAM的周边电路和存储器矩阵(周边电路用电源电压设定得比存储矩阵用电源电压低)。而且，公开了一种为了周边电路用电源电压比存储矩阵用电源电压低而装载了升压电源电路、降压电源电路的结构。

控制存取晶体管的栅极端的字线由SRAM的周边电路用电源驱动。因此，激活状态的字线的电压成为比存储阵列用电源电压还低的电压。这样，因为由字线控制的存取晶体管的导电率下降，所以SNM得到改善。

在专利文献2中公开了这样的技术，使由N型MOS晶体管(以下称其为NMOS(n-channel metal oxide semiconductor)晶体管)和P型MOS晶体管(以下称其为PMOS(p-channel metal oxidesemiconductor)晶体管)构成的传输门串联在字线上。因为将激活状态的字线的电压值控制为一个比电源电压低出NMOS晶体管的阈值电压的低电压值，所以能够使存取晶体管的导电率下降，从而改善SNM。

《专利文献1》  日本公开专利公报特开2002-368135号公报

《专利文献2》  日本公开专利公报特开2005-276277号公报

发明内容

-发明要解决的问题-

然而，在不能将两种电源提供给SRAM的情况下(在是只能提供单一电源的结构的情况下)，则不可能利用专利文献1中的方法。

象专利文献1那样，因为在装载升压电源电路、降压电源电路的情况下，控制的是整个周边电路或者整个存储阵列的电源，所以功耗增加。通过装载升压电源电路、降压电源电路，整个电路的平面布置面积增大，这就是问题。

在象专利文献2那样使用传输门的情况下，只能使激活状态的字线的电压值成为一个比电源电压低出NMOS晶体管的阈值电压的值。而且，因为是一个将传输门串联在驱动字线的字线驱动电路上的结构，所以驱动字线的能力下降，字线电压的上升、下降速度恶化，这也是问题。

在让字线长时间地处于激活状态的情况下，字线的电压会由于经由传输门等的漏电流而上升到电源电压那么大。换句话说，不能够将字线电压控制在所希望的值(比电源电压低NMOS晶体管的阈值电压)上。因为没有考虑构成电路的各个元件的偏差的影响，所以在已微细化的设计规则下，非常难以确保半导体集成电路的稳定特性、性能。这是问题。

本发明的目的在于，在包括存储单元的半导体集成电路中，即使晶体管特性有偏差、动作环境有变化，也能够对静态噪音容许量进行改善。

-用以解决技术问题的技术方案-