[发明专利]半导体存储器件及其制造方法

权利要求书

1.一种半导体存储器件，包括：

半导体衬底；第一CMOS反相器，其包括第一和第二MOS晶体管，所述第一和第二MOS晶体管分别具有彼此不同的沟道导电类型，并且在所述半导体衬底上的第一节点串联连接；

第二CMOS反相器，其包括第三和第四MOS晶体管，所述第三和第四MOS晶体管分别具有彼此不同的沟道导电类型，并且在所述半导体衬底上的第二节点串联连接，所述第二CMOS反相器与所述第一CMOS反相器一起形成触发器电路；

第一转移晶体管，配置在所述半导体衬底上第一位线与所述第一节点之间，所述第一转移晶体管具有与字线连接的并通过所述字线上的选择信号来驱动的第一栅电极；

第二转移晶体管，配置在所述半导体衬底上第二位线与所述第二节点之间，所述第二转移晶体管具有与所述字线连接的并通过所述字线上的选择信号来驱动的第二栅电极；

多晶硅电阻元件，其形成在所述半导体衬底上的器件隔离区上；

所述第一和第三MOS晶体管的每一个形成在由所述器件隔离区界定在所述半导体衬底中的第一导电类型的器件区中；

所述第一和第三MOS晶体管的每一个包括：

多晶硅栅电极，经由栅极绝缘膜形成在所述半导体衬底上，并在其各自的侧壁表面承载有栅极侧壁绝缘膜；

第二导电类型源极区，形成在所述半导体衬底中的所述多晶硅栅电极的第一侧，使得所述第二导电类型源极区的端部侵入到所述多晶硅栅电极正下方的一部分所述半导体衬底中；

第二导电类型漏极扩展区，形成在所述半导体衬底的表面部分中的与所述多晶硅栅电极的所述第一侧相对的第二侧，使得所述第二导电类型漏极扩展区的端部侵入到所述多晶硅栅电极正下方的一部分所述半导体衬底中；以及第二导电类型漏极区，与所述漏极扩展区重叠地形成在所述半导体衬底中的所述第二侧的所述栅极侧壁绝缘膜的外侧，其中所述漏极区的深度大于所述第二导电类型漏极扩展区的深度；

其中所述源极区形成为比所述漏极扩展区更深，所述多晶硅栅电极具有的膜厚度等于所述多晶硅电阻元件的膜厚度，所述源极区和所述多晶硅电阻元件掺杂有相同的掺杂物元素。

2.如权利要求1所述的半导体存储器件，其中所述源极区具有的杂质浓度水平大于所述漏极扩展区的杂质浓度水平。

3.如权利要求1或2所述的半导体存储器件，其中所述源极区形成的深度大于所述漏极扩展区和所述漏极区中任一个的深度。

4.如权利要求1所述的半导体存储器件，其中延伸有多晶硅图案，其构成在所述器件隔离区上与所述漏极区紧密邻近的所述第一和第三MOS晶体管的每一个的栅电极，第一通路塞经由第一硅化层与所述源极区接触，第二通路塞经由第二硅化层与所述漏极区接触，第三和第四通路塞分别经由第三和第四硅化层与所述多晶硅电阻元件的第一和第二区接触，其中所述第二通路塞经由第五硅化层与所述多晶硅图案的上表面接触，进而在面向所述多晶硅栅电极的侧面与所述多晶硅图案的侧壁表面接触。