[发明专利]半导体存储器件及其制造方法有效
申请号: | 200810081928.1 | 申请日: | 2008-02-22 |
公开(公告)号: | CN101252132A | 公开(公告)日: | 2008-08-27 |
发明(设计)人: | 安田真 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L27/11 | 分类号: | H01L27/11;H01L29/78;H01L29/08;H01L21/8244;H01L21/336 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 张龙哺;冯志云 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 器件 及其 制造 方法 | ||
相关申请的交叉参考
本申请基于申请日为2007年2月22日的日本在先申请No.2007-042498,通过参考将该申请的全部内容合并于此。
技术领域
本发明一般地涉及半导体器件,更具体地,涉及包括静态随机存取存储器的半导体存储器件。
背景技术
静态随机存取存储器(以下称为SRAM)是一种高速半导体存储器件,其包括通过字线选择的转移晶体管和在一起形成触发器(flip-flop)连接的两个CMOS反相器,其中每个CMOS反相器经由相应的转移晶体管连接至相应的位线。SRAM与诸如CMOS电路等高速逻辑元件一起被广泛用在高速逻辑电路装置中。
图1是典型的SRAM 10的等效电路图。
参照图1,SRAM 10包括第一CMOS反相器I1和第二CMOS反相器I2,在第一CMOS反相器I1中第一负载晶体管LT1和第一驱动晶体管DT1串联,在第二CMOS反相器I2中第二负载晶体管LT2和第二驱动晶体管DT2串联。第一CMOS反相器I1和第二CMOS反相器I2在一起形成触发器电路FF,其中第一负载晶体管LT1和第一驱动晶体管DT1彼此连接的节点N1经由第一转移晶体管TF1连接至第一位线BL,而第一转移晶体管TF1由字线WL控制。类似地,第二负载晶体管LT2和第二驱动晶体管DT2彼此连接的节点N2经由第二转移晶体管TF2连接至第一位线而第二转移晶体管TF2由字线WL控制。
在这种结构的SRAM中,为了实现SRAM的高速运行,对驱动晶体管DT1和DT2进行驱动的负载晶体管LT1和LT2的电流驱动能力非常重要。
专利文献1:日本特开专利申请2006-41035
专利文献2:日本特开专利申请7-131003
专利文献3:日本特开专利申请7-169858
专利文献4:日本特开专利申请2002-329798
专利文献5:日本特开专利申请2002-190534
发明内容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810081928.1/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的