[发明专利]四方扁平无引脚型态封装结构以及导线架

说明书

技术领域

本发明是有关于一种芯片封装结构，且特别是有关于一种四方扁平无引脚型态封装(quad flat non-leaded package，QFN package)结构以及导线架。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。

在集成电路的封装中，裸芯片是先经由晶圆(wafer)制作、电路设计、掩模制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸芯片，经由裸芯片上的焊垫(bonding pad)与封装基材(substrate)电性连接，再以封装胶体(molding compound)将裸芯片加以包覆，以构成一芯片封装(chip package)结构。封装的目的在于，防止裸芯片受到外界温度、湿气的影响以及杂尘污染，并提供裸芯片与外部电路之间电性连接的媒介。

请参考图1A，其绘示现有的一种四方扁平无引脚(quad flat non-leaded，QFN)型态的封装结构(以下简称QFN封装结构)的剖面示意图。现有QFN封装结构100包括一芯片110、一芯片座(die pad)122、多个引脚(lead)124、多个焊线(bonding wire)130与一封装胶体(molding compound)140。其中，每一个引脚124具有上表面123a与对应的一下表面123b，而这些引脚124环绕芯片座122配置。芯片110配置于芯片座122上，且芯片110可借由这些焊线130的其中的一而电性连接至这些引脚124的其中的一。另外，封装胶体140包覆芯片110、这些焊线130、芯片座122与各个引脚124的一部分。

而且，如图1B与图1C所示，其分别绘示图1的QFN封装结构的底视图与立体图。现有QFN封装结构100的引脚124的下表面123b暴露于封装胶体140之外，且引脚124切齐于封装胶体140的四边的侧缘(如图1B的虚线所围区域150所示)，以作为芯片封装结构对外的接点。

然而，目前的芯片封装结构的引脚是切齐于封装胶体的四方，因此在后续的上板制程中，焊料(solder paste)与芯片封装结构接触的面积仅包含芯片封装结构的底部面积，其会使得上板制程的可靠度受限而无法提升。而且，此种芯片封装结构也容易造成切割刀具的使用寿命降低。由上述可知，现有芯片封装结构实有进一步改进的必要性。

发明内容

有鉴于此，本发明的目的就是在提供一种四方扁平无引脚型态封装结构，能够提升后续的上板制程的可靠度，且可避免切割刀具的受损以及提高其使用寿命。

基于上述目的，本发明提出一种四方扁平无引脚型态封装结构，包括：芯片座、多个引脚、芯片以及封装胶体。其中，芯片座具有一顶面以及相对应的一底面，而多个引脚环绕芯片座配置，且每一个引脚的末端外缘具有一凹部。芯片配置在芯片座的顶面上，且与这些引脚电性连接。另外，封装胶体包覆芯片、部分的这些引脚与芯片座，且封装胶体填充于相邻的引脚之间。

依照本发明的实施例所述的四方扁平无引脚型态封装结构，上述的封装胶体还包括配置于这些引脚的凹部。

依照本发明的实施例所述的四方扁平无引脚型态封装结构，上述的每一个引脚的凹部为圆弧形凹部。

依照本发明的实施例所述的四方扁平无引脚型态封装结构，上述的芯片座的底面具有一多层阶梯状的第一开口及/或邻近芯片座的至少一引脚的一端具有一多层阶梯状的第二开口。

依照本发明的实施例所述的四方扁平无引脚型态封装结构，可进一步包括一粘着层，其配置在芯片与芯片座之间。其中，粘着层的材料例如是银胶。

依照本发明的实施例所述的四方扁平无引脚型态封装结构，可进一步包括多条焊线，其分别连接芯片与引脚的一端。其中，封装胶体的材质为高分子。

本发明另提出一种导线架，其包括芯片座、多个引脚、多条切割道。这些引脚环绕在芯片座的周围，每一条切割道连接部分的引脚。其中，每一个引脚与每一条切割道交接处具有贯孔。

由于本发明的引脚的末端外缘具有凹部的特殊设计，因此可提升后续的上板制程的可靠度，且可避免切割刀具的受损以及提高其使用寿命。另外，在芯片座的底面及/或邻近芯片座的至少一引脚的一端还可具有多层阶梯状的开口，其可增加与封装胶体接触的面积，进而可避免因水气或污染物的侵入，或是封装胶体破裂而影响封装结构的可靠度。

附图说明