[发明专利]半导体存储器及其操作方法、存储器控制器和系统

权利要求书

1.一种半导体存储器，其包括多个存储体，每个存储体具有动态存储器单元并且独立地操作，并且所述半导体存储器响应于访问请求而操作，所述半导体存储器包括：

主刷新地址计数器，所述主刷新地址计数器当主块地址与和所述访问请求对应的访问块地址一致时改变所述主块地址，并且同步于主计数信号依次产生主行地址和主块地址；

副刷新地址计数器，所述副刷新地址计数器当所述主块地址与所述访问块地址一致时被设置为有效，接收从所述主刷新地址计数器传输的主块地址和主行地址作为副块地址和副行地址，同步于副计数信号依次产生所述副行地址，并且在输出最终副行地址之后被设置为无效；

地址选择电路，该地址选择电路在所述主块地址和所述主行地址以及所述副块地址和所述副行地址中选择与所述访问块地址不一致的地址，并且输出选择的地址；

计数器控制电路，该计数器控制电路响应于刷新请求，输出与由所述地址选择电路输出的地址对应的主计数信号和副计数信号之一；

刷新计数器控制电路，该刷新计数器控制电路控制所述主刷新地址计数器、所述副刷新地址计数器、所述地址选择电路和所述计数器控制电路的操作，并且使得所述副刷新地址计数器在所述副刷新地址计数器有效的时间段期间以高于所述主刷新地址计数器的优先级而操作；以及

操作控制电路，该操作控制电路响应于所述访问请求来执行所述存储体之一的访问操作，并且响应于所述刷新请求来执行所述存储体之一的刷新操作。

2.如权利要求1所述的半导体存储器，其中，所述刷新计数器控制电路包括：

主比较器，该主比较器当所述主块地址与所述访问块地址一致时激活主一致信号，

副使用控制电路，该副使用控制电路同步于所述主一致信号的激活来激活副使用信号，并且响应于最终副行地址的输出的完成来禁用所述副使用信号，

副比较器，该副比较器当所述副块地址与所述访问块地址一致时激活副一致信号；以及

副地址选择控制电路，在所述副使用信号处于激活的同时，当所述副一致信号被禁用时，所述副地址选择控制电路激活副地址选择信号，其中，

所述地址选择电路在所述副地址选择信号处于激活的同时，输出所述副块地址和所述副行地址，并且在所述副地址选择信号处于禁用的同时，输出所述主块地址和所述主行地址，其中，

所述计数器控制电路在所述副地址选择信号处于激活的同时，输出所述副计数信号，并且在所述副地址选择信号处于禁用的同时，输出所述主计数信号。

3.如权利要求2所述的半导体存储器，进一步包括：

开关，该开关被部署在所述主刷新地址计数器的输出和所述副刷新地址计数器的输入之间，并且在所述副使用信号处于禁用的同时，同步于所述所述主一致信号的激活而导通。

4.如权利要求1所述的半导体存储器，其中，所述主刷新地址计数器包括：

主行地址计数器，该主行地址计数器同步于所述主计数信号依次产生所述主行地址，所述主行地址指示将要刷新的存储器单元；以及

主块地址计数器，该主块地址计数器同步于来自所述主行地址计数器的进位信号依次产生所述主块地址，所述主块地址指示将要刷新的存储体，

其中，所述副刷新地址计数器包括：

副行地址计数器，其将从所述主刷新地址计数器传输的主行地址保持作为副行地址，并且同步于所述副计数信号依次更新所保持的副行地址；以及

副块地址寄存器，其将从所述主刷新地址计数器传输的主块地址保持作为所述副块地址，并且输出所保持的副块地址。

5.如权利要求4所述的半导体存储器，其中，

由所述主行地址计数器产生地址的顺序与由所述副行地址计数器产生地址的顺序相同。

6.如权利要求1所述的半导体存储器，其中，

同步于刷新结束信号而产生所述主计数信号和所述副计数信号，所述刷新结束信号是响应于所述刷新操作的完成而产生的。

7.如权利要求1所述的半导体存储器，进一步包括：

刷新请求产生电路，该刷新请求产生电路周期性地输出所述刷新请求。

8.如权利要求1所述的半导体存储器，进一步包括：

刷新接线端，该刷新接线端接收所述刷新请求。