[发明专利]半导体器件微图案的形成方法

说明书

相关申请的交叉引用

本发明要求2007年10月26日提交的韩国专利申请10-2007-108195的优先权，其公开内容通过引用并入本文。

技术领域

本发明涉及半导体器件，更具体涉及形成半导体器件微图案的方法。

背景技术

随着在半导体制造工艺中集成水平的提高，最小图案的尺寸逐渐减小。最小图案尺寸的减小至超过当前曝光设备的分辨能力极限的程度。为了形成具有更细微的图案的半导体器件，使用具有短波长光源和良好分辨能力的设备。

为了实现器件高度集成所需的微线宽，采用X-射线或电子束。然而，X-射线或电子束在实验水平上还存在技术和生产率问题。为了形成微图案，目前已经提出了双曝光和蚀刻技术(DEET)方法。

然而，如果采用DEET方法，则由于相邻图案之间的套刻精度(overlayaccuracy)而导致关键尺寸(CD)变差。由于根据DEET方法的电路隔离而导致在光学邻近修正(OPC)控制上存在困难。

发明内容

本发明的实施方案涉及形成半导体器件微图案的方法，其中通过消除由于套刻而导致CD变差的问题，可形成比曝光工艺的分辨率更细微的图案。

在本发明的一个实施方案中，一种形成半导体器件微图案的方法可包括：在其上形成有蚀刻目标层的半导体衬底上形成具有不同曝光类型的第一光刻胶层和第二光刻胶层；在第二光刻胶层和第一光刻胶层上实施曝光工艺；通过显影第二光刻胶层形成第二光刻胶图案；通过实施采用第二光刻胶图案作为蚀刻掩模的蚀刻工艺来蚀刻第一光刻胶层以形成第一光刻胶图案；通过显影第一光刻胶图案形成辅助图案；和通过采用辅助图案来对蚀刻目标层进行蚀刻。

在蚀刻目标层和第一光刻胶层之间可形成底部抗反射涂层(BARC)。利用曝光掩模在第一光刻胶层和第二光刻胶中同时形成曝光区域。

在本发明的另一个实施方案中，一种形成半导体器件微图案的方法可包括：在其上形成有BARC层的半导体衬底上形成第一光刻胶层和第二光刻胶层；通过实施曝光工艺，在第二光刻胶层和第一光刻胶层中分别形成以特定间隔彼此分隔的第二和第一曝光区域；通过显影第二光刻胶层形成第二光刻胶图案；通过实施采用第二光刻胶图案作为蚀刻掩模的蚀刻工艺来蚀刻第一光刻胶层以形成第一光刻胶图案；和通过显影第一光刻胶图案形成辅助图案。

在半导体衬底和BARC层之间可形成蚀刻目标层。可利用曝光掩模同时在第一光刻胶层和第二光刻胶中分别形成第二和第一曝光区域。

在蚀刻目标层和BARC层之间可形成硬掩模层。

第一光刻胶层可由负性光刻胶层形成，并且第二光刻胶层可由正性光刻胶层形成。或者，第一光刻胶层可由正性光刻胶层形成，并且第二光刻胶层可由负性光刻胶层形成。

在曝光工艺过程中，可以在第一能量水平(energy level)下在第二光刻胶层中限定第二曝光区域，可以在低于第一能量水平的第二能量水平下在第一光刻胶层中限定第一曝光区域。或者，在曝光工艺过程中，可以在第三能量水平下在第一光刻胶层中限定第一曝光区域，可以在低于第三能量水平的第四能量水平下在第二光刻胶层中限定第二曝光区域。

第一和第二曝光区域的间距可以是在最终工艺中形成的微图案的间距的两倍。第二曝光区域和第一曝光区域可以不在相同位置形成，而可以以特定的间隔彼此分隔。

附图说明

为了更完整理解本公开内容，应参照下面的具体实施方案和附图，其中：

图1A至1G为图示说明根据本发明的一个实施方案的半导体器件微图案的形成方法的截面图；和

图2为图示说明根据本发明的另一个实施方案的半导体器件微图案的形成方法的截面图。

具体实施方式

本发明不限于所公开的实施方案，而是可以以各种形式实施。提供实施方案以使本发明的公开内容完整并使得本领域技术人员能够理解由所附权利要求书所限定的本发明的范围。

图1A至1G为图示说明形成半导体器件微图案的方法的截面图。该方法可应用于快闪存储器件的接触孔图案形成工艺或线和间隔形成工艺。

现在参照图1A，在半导体衬底100上形成蚀刻目标层102。蚀刻目标层102可由绝缘材料或导电材料形成。可在蚀刻目标层102上形成硬掩模层103。

在硬掩模层103上形成BARC层104，然后实施烘焙工艺。在BARC层104上形成具有不同曝光类型的第一光刻胶层106和第二光刻胶层108。第一光刻胶层106可以是负性或正性的并且第二光刻胶层108可以是负性或正性的。在第一光刻胶层106和第二光刻胶层108形成之后，实施烘焙工艺。