[发明专利]内埋式芯片封装结构及其制作方法

权利要求书

1、一种内埋式芯片封装结构，其特征在于，包括：

一核心层，具有相对应的一第一表面以及一第二表面，包括：

一第一介电层；

一导线架；

一芯片，配置于该导线架上，且与该导线架电性连接，其中该芯片及该导线架是内埋于该第一介电层中；

一第一信号层，配置于该第一介电层的一上表面，且与该导线架电性连接；以及

一第二信号层，配置于该第一介电层的一下表面，且与该导线架电性连接；

一第一增层线路结构，位于该第一表面上，该第一增层线路结构具有一第二介电层以及一第一表层线路层，且该第一表层线路层与该第一信号层电性连接；以及

一第二增层线路结构，位于该第二表面上，该第二增层线路结构具有一第三介电层以及一第二表层线路层，且该第二表层线路层与该第二信号层电性连接。

2、如权利要求1所述的内埋式芯片封装结构，其特征在于，其中该芯片是通过打线接合技术、覆晶接合技术、异方性导电胶、超声波焊接技术或金属真空压合技术与该导线架电性连接。

3、如权利要求1所述的内埋式芯片封装结构，其特征在于，其中该核心层还包括多个导电通孔，配置于该第一介电层中，使该导线架通过该多个导电通孔与该第一信号层以及该第二信号层电性连接。

4、如权利要求1所述的内埋式芯片封装结构，其特征在于，其中还包括多个导电通孔，贯穿该第二介电层，使该第一信号层通过该多个导电通孔与该第一表层线路层电性连接。

5、如权利要求1所述的内埋式芯片封装结构，其特征在于，其中还包括多个导电通孔，贯穿该第三介电层，使该第二信号层通过该多个导电通孔与该第二表层线路层电性连接。

6、如权利要求1所述的内埋式芯片封装结构，其特征在于，其中还包括一第一焊罩层，配置于该第一表层线路层上，并暴露出至少部分该第一表层线路层。

7、如权利要求6所述的内埋式芯片封装结构，其特征在于，其中还包括一第一抗氧化层，配置于该第一焊罩层所暴露的至少部分该第一表层线路层上。

8、如权利要求7所述的内埋式芯片封装结构，其特征在于，其中还包括多个焊球或是多个异方性导电胶，配置于该第一抗氧化层上。

9、如权利要求1所述的内埋式芯片封装结构，其特征在于，其中还包括一第二焊罩层，配置于该第二表层线路层上，并暴露出至少部分该第二表层线路层。

10、如权利要求9所述的内埋式芯片封装结构，其特征在于，其中还包括一第二抗氧化层，配置于该第二焊罩层所暴露的至少部分该第二表层线路层上。

11、如权利要求10所述的内埋式芯片封装结构，其特征在于，其中还包括多个焊球或是多个异方性导电胶，配置于该第二抗氧化层上。

12、一种内埋式芯片封装结构的制作方法，其特征在于，包括：

提供一第一背胶铜箔、一第二背胶铜箔、一导线架以及一配置于该导线架上且与其电性连接的芯片，其中该第一背胶铜箔包括一第一树脂层以及位于该第一树脂层上的一第一铜箔，该第二背胶铜箔包括一第二树脂层以及位于该第二树脂层上的一第二铜箔；

使该第一背胶铜箔的该第一树脂层以及该第二背胶铜箔的该第二树脂层分别面对该导线架的一上表面与一下表面，并压合该第一背胶铜箔、该第二背胶铜箔与该导线架，以形成一核心层；

电性导通该导线架与该第一铜箔、该导线架与该第二铜箔，以及该第一铜箔与该第二铜箔；

图案化该第一铜箔与该第二铜箔，以分别形成一第一信号层以及一第二信号层；以及

将一第一增层线路结构与一第二增层线路结构分别制作在该第一信号层与该第二信号层上，其中该第一增层线路结构至少包括一第一介电层以及一与该第一信号层电性连接的第一表层线路层，且该第二增层线路结构至少包括一第二介电层以及一与该第二信号层电性连接的第二表层线路层。

13、如权利要求12所述的内埋式芯片封装结构的制作方法，其特征在于，其中该芯片是通过打线接合技术、覆晶接合技术、异方性导电胶、超声波焊接技术或金属真空压合技术与该导线架电性连接。