[发明专利]高压电容结构及其制造方法

说明书

技术领域

本发明有关于一种高压电容结构，且特别是有关于一种减少电路布局面积的高压电容结构及其制造方法。

背景技术

一般液晶显示器驱动集成电路中的电容需要使用能承受高电压的高压电容。常见高压电容的作法有多晶硅-绝缘层-多晶硅(polysilicon-insulator-polysilicon，PIP)电容、金属-绝缘层-金属(Metal-insulator-Metal，MIM)电容及金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)电容。

PIP电容及MIM电容均需于半导体制造中增加额外掩膜与制造步骤。其中，PIP电容制造为前段制造，会影响元件特性调校，不易搭配于较先进制造(如0.18um以下)。而MIM电容使用等离子体辅助式化学气相沉积(Plasma-EnhancedChemical Vapor Deposition，PECVD)薄膜，电容特性上也不如PIP电容及MOS电容。

当使用高压元件的MOS电容时，虽然节省掩膜与制造步骤，且电容特性最佳。但当各相邻MOS电容须独立操作时，一般需以阱区(Well)做隔绝，因此作为隔绝的阱区必须能承受高电压。所以MOS电容的电路布局(Layout)所占用的面积明显比PIP电容或MIM电容撑大许多。

发明内容

本发明是有关于一种高压电容结构及其制造方法，此高压电容结构不仅不需增加额外的掩膜及制造步骤，且还能减少电路布局面积。

根据本发明，提出一种高压电容结构的制造方法。高压电容结构的制造方法包括如下步骤：首先，形成双重扩散漏极(Double Diffused Drain，DDD)结构层作为高压电容的下电极板。接着，形成氧化层于双重扩散漏极结构层上，且氧化层完全重叠于双重扩散漏极结构层上。然后，形成多晶硅层于氧化层上，作为高压电容的上电极板。

根据本发明，提出一种高压电容结构。高压电容结构包括双重扩散漏极结构层、氧化层及多晶硅层。双重扩散漏极结构层用以作为一高压电容的下电极板。氧化层是形成于双重扩散漏极结构层上，且氧化层完全重叠于双重扩散漏极结构层上。多晶硅层是形成于氧化层上，用以作为高压电容的上电极板。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是一种高压MOS电容结构的局部示意图。

图2是高压MOS电容结构1的俯视图。

图3是一种高压电容结构的局部示意图。

图4是高压电容结构3的俯视图。

图5是一种高压电容结构的制造方法的流程图。

主要元件符号说明：

1：高压MOS电容结构

3：高压电容结构

10：高压电容

110、310：基板

120、320：阱区

130、140：双重扩散漏极结构

150、350：氧化层

160、360：多晶硅层

170、370：隔离元件

180：阱区

190、390：有源区域

330：双重扩散漏极结构层

a、b、c、d1、e1、d2、e2：间距

具体实施方式

请参照图1，其绘示是一种高压MOS电容结构的局部示意图。高压MOS电容结构1分别于接点T1及接点B1之间、接点T2及接点B2之间、接点T3及接点B3之间形成多个高压MOS电容10。基板110上是先形成阱区120(Well)，再于阱区120上分别形成两个双重扩散漏极(Double Diffused Drain，DDD)结构130及140分别作为漏极(Drain)及源极(Source)，且漏极及源极彼此电性连接。接着，再形成氧化层150于阱区120、部份漏极及部份源极上。最后，于氧化层150覆盖多晶硅层160作为栅极(Gate)。

两相邻高压MOS电容10之间是以隔离元件170及阱区180隔离，而隔离元件170例如为浅沟绝缘层(Shallow Trench Isolation，STI)或场氧化层(Field Oxide，FOX)。由于高压MOS电容10必须承受高电压，因此阱区120与相邻阱区120的间距c需要维持较大的长度。