[发明专利]非易失性存储装置及其操作方法

权利要求书

1、一种非易失性存储装置，包括：

基底电极；

半导体沟道层，在基底电极上；

浮置栅电极，在基底电极上，其中，浮置栅电极的一部分面对半导体沟道层；

控制栅电极，在浮置栅电极上，

其中，浮置栅电极的一部分和基底电极之间的间隔小于半导体沟道层和基底电极之间的间隔。

2、如权利要求1所述的非易失性存储装置，其中，电荷隧穿发生在浮置栅电极的一部分和基底电极之间。

3、如权利要求1所述的非易失性存储装置，其中，半导体沟道层包含半导体纳米线。

4、如权利要求3所述的非易失性存储装置，其中，半导体纳米线掺杂有P型杂质或N型杂质，并且不具有PN结。

5、如权利要求1所述的非易失性存储装置，其中，半导体沟道层包括半导体薄膜。

6、如权利要求1所述的非易失性存储装置，其中，在浮置栅电极的一部分和基底电极之间的间隔为5nm至50nm。

7、如权利要求6所述的非易失性存储装置，其中，在浮置栅电极的一部分和基底电极之间的间隔为10nm至30nm。

8、如权利要求1所述的非易失性存储装置，其中，浮置栅电极部分地环绕半导体沟道层，浮置栅电极的端部延伸超过半导体沟道层并面对基底电极。

9、如权利要求8所述的非易失性存储装置，其中，浮置栅电极的端部形成接头并面对基底电极。

10、如权利要求1所述的非易失性存储装置，其中，浮置栅电极完全环绕半导体沟道层。

11、如权利要求1所述的非易失性存储装置，其中，浮置栅电极包括至少一个柱，所述至少一个柱至少具有面对半导体沟道层的一侧的第一侧并至少具有面对基底电极的第二侧。

12、如权利要求1所述的非易失性存储装置，其中，控制栅电极部分地环绕浮置栅电极的一部分并沿基底电极的方向延伸。

13、如权利要求1所述的非易失性存储装置，还包括两个相邻层之间的绝缘层，所述两个相邻层包括基底电极和半导体沟道层，和/或浮置栅电极和控制栅电极。

14、如权利要求1所述的非易失性存储装置，其中，浮置栅电极是导电的。

15、如权利要求1所述的非易失性存储装置，其中，基底电极是导电的。

16、如权利要求15所述的非易失性存储装置，其中，基底电极包含半导体晶片。

17、如权利要求16所述的非易失性存储装置，其中，半导体晶片包括沿浮置栅电极的方向延伸的至少一个突起。

18、一种操作如权利要求1所述的非易失性存储装置的方法，所述方法包括如下步骤：

通过将电荷从半导体沟道层注入到浮置栅电极中来对非易失性存储装置进行编程；

通过将电荷从浮置栅电极去除到基底电极中来对非易失性存储装置进行擦除。

19、如权利要求18所述的方法，其中，编程步骤包括：

将基底电压施加到基底电极；

将编程电压施加到控制栅电极，其中，编程电压高于基底电压。

20、如权利要求19所述的方法，其中，基底电压为0V至5V，编程电压为7V至20V。

21、如权利要求18所述的方法，其中，擦除的步骤包括：

将擦除电压施加到基底电极；

将控制栅电极接地。

22、如权利要求21所述的方法，其中，擦除电压为7V至20V。

23、如权利要求18所述的方法，其中，擦除步骤还包括：

将半导体沟道层接地。