[发明专利]具有带加固图形的多层布线布置的半导体器件及生产方法

权利要求书

1.一种半导体器件，包括：

半导体衬底(10；114；146；182；210)，具有制作在其中的电子元件；

形成在所述半导体衬底上的绝缘底层(14；118；150；186；214)；和

构建在所述绝缘底层上的多层布线布置，

其中所述的多层布线布置包括至少三个绝缘层间结构(16，30，44，50，56，62，68，74，80，86；124，126，128，130，132，134，136，138，140；158，160，162，164，166，168，170，172，174；190，192，194，196，198，200，202，204，206；216，222，224)：每个绝缘层间结构包括低k绝缘层；每个绝缘层间结构具有形成在其中的加固元件或接合栓塞，由此使得该加固元件和接合栓塞可选地设置在绝缘层间结构附近，使得所述至少三个绝缘层间结构中的一个的加固元件通过相应的接合栓塞连接到另一个绝缘层间结构相应的加固元件，从而使所述绝缘层间结构连接在一起，

其中所述加固元件与所述接合栓塞限定了多个延伸通过所述绝缘层间结构的加固柱，

其中所述多层布线布置进一步包括最上面的绝缘层间结构，该最上面的绝缘层间结构具有形成在其中的多个电极焊盘，每个电极焊盘适于电连接到外部端子，以及

其中在绝缘层间结构中整体均匀地布置多个加固元件。

2.如权利要求1所述的半导体器件，其中沿着绝缘层间结构的四个边缘密集地布置多个加固元件，以及在中间区域稀疏地布置多个加固元件。

3.如权利要求1所述的半导体器件，在绝缘层间结构的四个角部区域密集地布置多个加固元件，而在其他区域稀疏地布置多个加固元件。

4.如权利要求1至3任意一项所述的半导体器件，其中包括在所述加固柱的两个相邻加固柱中的加固元件被互相结合在一起，从而产生一个梁状的加固元件(170A)。

5.如权利要求1至3任意一项所述的半导体器件，其中所述加固柱整体均匀地分布在所述多层布线布置中。

6.如权利要求1至3任意一项所述的半导体器件，其中所述加固柱沿着所述多层布线布置的边缘密集地布置。

7.如权利要求1至3任意一项所述的半导体器件，其中所述加固柱在所述多层布线布置的角部区域密集地布置。

8.如权利要求1至3任意一项所述的半导体器件，其中所述多层布线布置还包括具有形成在其中的氧化物绝缘层(62B’，68B’，80B’)的至少一个氧化物绝缘层间结构(62’，68’，80’)，且所述至少一个氧化物绝缘层间结构设置在所述至少三个绝缘层间结构(16，30，44)上面。

9.如权利要求8所述的半导体器件，其中所述至少一个氧化物绝缘层间结构(62’，68’，80’)具有形成在其中的布线布局图形，且所述布线布局图形的一部分(94，96)位于通过交替地连接加固元件(28，48)和接合栓塞(42)而限定的加固柱上面。

10.如权利要求1至3任意一项所述的半导体器件，其中所述绝缘底层(14，118，150)具有形成在其中的接合栓塞(98；120；152₁，152₂)，所述接合栓塞的一端连接到所述半导体衬底(10，114，146)，所述接合栓塞的另一端连接到形成在所述第一绝缘层间结构(16，124，158)中的加固元件。