[发明专利]半导体器件、半导体元件以及基板

说明书

技术领域

本发明涉及半导体器件、半导体元件以及基板。

背景技术

图12表示了以往的半导体器件100A的结构的一例，该半导体器件 100A作为显示装置用驱动器，是采用COF(Chip On Film：薄膜上芯 片)法制作的。

如该图所示，该半导体器件100A具有构成为IC(Integrated Circuit)芯片的半导体元件12、和作为基板发挥功能的由薄膜构成的 绝缘性薄膜18，是通过把半导体元件12配置在绝缘性薄膜18上而构成 的。

在半导体元件12中，具有梯型电阻电路80，该梯型电阻电路80是 把分别配置在预先规定的位置上的4个电阻器80a、80b、80c、80d进 行串联连接而构成的，用于生成成为从该半导体元件12向显示装置输 出的输出电压的基准的基准电压。另外，在半导体元件12中，具有沿 着该半导体元件12的第1边形成的5个梯型电阻电路用电极82a、82b、 82c、82d、82e。另外，在半导体元件12中，具有将梯型电阻电路用电 极82a、梯型电阻电路用电极82e与梯型电阻电路80的上述串联连接的 端部连接起来的半导体元件内部布线86，以及将梯型电阻电路用电极 82b～82d与梯型电阻电路80的上述串联连接的中间连接部连接起来的 半导体元件内部布线88。另外，在梯型电阻电路用电极82a的表面上设 有Au(金)突起84a，在梯型电阻电路用电极82b的表面上设有Au(金) 突起84b，在梯型电阻电路用电极82c的表面上设有Au(金)突起84c， 在梯型电阻电路用电极82d的表面上设有Au(金)突起84d，在梯型 电阻电路用电极82e的表面上设有Au(金)突起84e。

另一方面，在绝缘性薄膜18上，具有设在该绝缘性薄膜18的不配 置半导体元件12的非配置区域上的、作为外部连接用端子发挥作用的 输入侧外引线22和输出侧外引线24。另外，在绝缘性薄膜18上，具有 形成在绝缘性薄膜18的配置半导体元件12的配置区域上、与对应的梯 型电阻电路用电极82a、82b、82c、82d、82e连接的梯型电阻电路用连 接节点21a，以及从上述非配置区域形成到上述配置区域的、连接输入 侧外引线22和梯型电阻电路用连接节点21a的梯型电阻电路用连接图 形21。

在半导体器件100A中，从输入侧外引线22输入信号，在半导体元 件12中实施了规定的转换后，从输出侧外引线24输出转换后的信号。 另外，在图12中，为了避免错综复杂化，对半导体元件12的内部电路 只图示了梯型电阻电路80，省略了对其他内部电路(例如逻辑电路、电 平转换部、锁存器部、DA转换部、阶调电压生成部等)的图示。

如图12所示，一般的梯型电阻电路，根据半导体元件12的短边和 区域的情况，形成弯曲的配置。另外，对于图12所示的梯型电阻电路， 作为一例，采用图13所示的电路结构，为了使该电路的特性不发生变 动，需要使半导体元件内部布线86、和半导体元件内部布线88的阻抗 极低，特别是需要使半导体元件内部布线86的阻抗极低，因此，需要 加宽半导体元件内部布线86和半导体元件内部布线88的布线宽度，其 结果是，具有需要增加半导体元件12的面积这样的问题。

作为可用于解决该问题的技术，在专利文献1中，为了实现半导体 器件的小型化和轻量化，公开了如下的技术，其特征是，在通过把形成 在基板上的布线图形、与形成在半导体元件上的周边部的第1连接端子 形成区域的第1连接端子连接起来，来把半导体元件安装在基板上而形 成的半导体器件中，在上述半导体元件上，在上述第1连接端子形成区 域以外，还具有向上述半导体元件输入信号或从上述半导体元件输出信 号的第2连接端子，而且在上述基板上，具有把上述第2连接端子与上 述布线图形连接起来的、和/或、把上述第2连接端子与其他第2连接 端子连接起来的连接用布线。

根据该技术，由于利用连接用布线也可进行半导体元件电路与布线 图形的连接，所以，可由连接用布线来代替在表面或内部迂回配置的布 线，由此可实现半导体元件的小型化和轻量化。

[专利文献1]日本特开2006-80167号公报

但是，在上述专利文献1所公开的技术中，虽然可减少针对半导体 元件电路的输出的布线，但对于向半导体元件输入的信号，未加任何考 虑。特别是，基于在半导体元件上的周边部形成第1连接端子这样的传 统概念，不能充分实现半导体元件的小型化。

发明内容