[发明专利]减少电源环使用面积的内嵌存储器装置

说明书

技术领域

本发明为一种存储器装置，特别是指一种通过电源带向内延伸或是与邻接元件共用电源环的方式减少使用面积的存储器装置。

背景技术

在系统芯片化(System On Chip，SOC)当中，随着电路工艺逐渐演进到纳米(nano)或是深次微米(Deep Sub-Micron)，芯片内嵌存储器(Memory)所占面积的比例来越高。而在携带式的电子产品，例如数字音乐播放器(如MP3 Player)或是便携式影音播放器(Portable Media Player，PMP)等商品日渐普及之下，芯片设计的重点多是朝向低电压、低功率的目标进行。

一般来说，芯片的工作频率会影响内嵌存储器电源环(Power Ring)的大小，即使芯片操作在极低的频率之下，最小预设的电源环宽度也会占去一部分的芯片面积。

已知技术针对内嵌于芯片中的存储器设计如图1所示，其中显示存储器核心(Core)的电路布局示意图。核心电路(图中黑色虚线所框示之处)主要由氧化层(OD)、多硅晶层(POLY)与多层金属层堆叠而成；其中，存储器中核心元件的结构主要由多硅晶层(POLY)与氧化层(OD)两层堆叠以实现，如：晶体管(MOS)、二极管(diode)等元件组成，并设置于此图的下方结构10；而此示意图主要显示两个金属层(即第三金属层M3与第四金属层M4，由不同剖面线表示)之间的电路布局，围绕核心周边的电源环(powerring)15设置于最上层金属层Mx周围(请参阅图2，在此例为第四金属层M4)，分别形成整个芯片的电源(VDD)与接地(VSS)，供应每个内部元件所需要的电源。

另外，存储器核心内部的电源结构，以最上两层金属层为例，包括由第三金属层M3与第四金属层M4形成的网状电源带(power strip)13，电源带13延伸到核心架构的边缘，再通过连接孔阵列(如图中黑色圆点，Via Array)11与第四金属层M4上的电源环15连接，来获得所需的外部电源。

再如图2显示的存储器核心侧面结构图，其中包括多层结构，如图中显示的此元件的基底层氧化层OD、多硅晶层POLY、第一金属层M1、第二金属层M2、第三金属层M3与第四金属层M4。对照图1所示的结构，此例中，上述电源环15仅围绕设置于第四金属层M4的周边，形成整个芯片的电源(VDD)与接地(VSS)。结构中每个核心元件的端点(Terminal)利用金属层M1与M2连结，而其他应用则可利用金属层M5与M6。

图3则显示存储器在芯片中排列示意图，一般来说，存储器核心工作的频率会是决定电源环宽度的关键，操作在越高的频率应该要搭配宽度越宽的电源环，以期核心的各个元件都能够获得足够的电源供应，通常电源环约会有数个微米到十数个微米之间的宽度，若将电源与接地分别处理，则需要上述两倍的宽度。图中所示为系统化芯片中的内嵌存储器示意图，各存储器核心30是紧密排列组合成一个区块，存储器核心30的周围围绕着两个电源环，分别形成电源(VDD)与接地(VSS)，除了主要的核心电路以外，电源环与接地环亦占去了芯片一部分的面积。

发明内容

根据已知技术中芯片内的存储器使用电源环，主要是由系统的操作频率来决定电源环的大小，即使操作在极低的频率之下，其电源环宽度仍会占去一部分的芯片面积，本发明为了要节省芯片的使用面积，故提出一种减少电源环使用面积的内嵌存储器装置，在时序(Timing)及电压降(IR Drop)等条件能够满足的情况之下，移除存储器核心以外的电源环，通过节省芯片内存储器的面积来节省整体芯片的面积。

本发明所提出的存储器装置实施例之一是直接移除存储器核心以外的电源环状结构，主要方式是在电路布局时，将核心外围的环状电源线架构移除，使原本连接内部元件与外部电源的电源带担任电源(VDD)与接地(VSS)的功能，等同于将原本外围的电源环向内缩，达到节省面积使用的功效。

本发明实施例之二是利用邻接的存储器核心共用电源环，以达成降低面积的目的。

本发明实施例之三是揭露除了移除电源环之后，还另外设置有绝缘环，以阻隔外界信号的干扰。

实施例之四是保留多个存储器核心组成的区块的最外侧的电源环，可保有绝缘环的作用，将各存储器核心相邻部分的电源环移除，亦减少存储器装置使用面积。

实施例之五是仅保留存储器区块外围会接触到高干扰来源那一侧的电源环，而其他侧则可利用上述内缩的方式制作，或是共用电源环。

附图说明

图1是为已知技术针对内嵌于芯片中的存储器设计示意图之一；

图2是为已知技术针对内嵌于芯片中的存储器设计示意图之二；