[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，特别是涉及一种具有夹着层间绝缘膜形成有多个配线层的多层配线结构的半导体装置。

背景技术

在IC芯片上设置有焊盘(bonding pad)(外部端子)，该焊盘用于向在IC芯片内形成的许多半导体元件供给规定的电压(电源电压、接地电压)、各种电信号，或用于向外部输出各种电信号。

图3是表示以往的半导体装置的形成有焊盘的区域的概略剖视图。在半导体基板100的表面上形成有由晶体管、电容器等许多半导体元件构成的设备元件101。另外，在半导体基板100的表面上隔着氧化硅膜等绝缘膜103形成有第1配线层102，该第1配线层102通过未图示的配线与设备元件101电连接。

在绝缘膜103上以覆盖第1配线层102的方式形成有第1层间绝缘膜105，该第1层间绝缘膜105具有导通孔104。在导通孔104内形成有由钨等形成的导电层106。在第1层间绝缘膜105上形成有第2配线层107，该配线层107通过导电层106与第1配线层102电连接。以下同样地，在第1层间绝缘膜105上形成有第2层间绝缘膜108，在第2层间绝缘膜108上形成有第3配线层109和第3层间绝缘膜110，在第3层间绝缘膜110上形成有第4配线层111。该第4配线层111起到焊盘的作用。为了缩小芯片尺寸，第4配线层111配置在与设备元件101重叠的区域。在第3层间绝缘膜110上形成有保护膜113，该保护膜113在第4配线层111之上具有焊盘开口部112。

另外，在进行探针测试、引线结合工序时，测针或导线与从焊盘开口112露出的第4配线层111接触。在进行探针测试时，利用由由钨、镍合金等形成的测针(探针)的推压，在第4配线层111的下方集中较大的机械应力。另外，在进行引线结合工序时也是，由于超声波能量、导线的影响导致在第4配线层111的下方集中较大的机械应力。因此，有时会在第4配线层111的下方的第3层间绝缘膜110中产生裂纹114。

而且，有时裂纹114到达第3层间绝缘膜110下方的层间绝缘膜(第2层间绝缘膜108、第1层间绝缘膜105)、配线层(第3配线层109、第2配线层107、第1配线层102)。这样，水分等腐蚀物质通过裂纹114浸入到内部，因此，裂纹114成为引起抗金属迁移性变差、配线间短路等不良情况的原因。

因此，用于抑制由裂纹114所引起的可靠性变差的技术提出了如下的技术。如图4和图5所示，该技术的结构是：将与第4配线层111大致相同尺寸的第3配线层115配置成与第4配线层111重叠，另外，将第4配线层111和第3配线层115电连接起来的导电层116以环状仅配置在保护膜113的下方。这样，在具有第3配线层115和环状导电层116的结构中，即使产生了裂纹114，也可由第3配线层115阻止裂纹114向下方传播。另外，图4是表示图5的Y-Y剖视图，在图5中，为了方便说明，省略了第4配线层111、导电层116、保护膜113以外的结构。

另外，如图6和图7所示，提出了如下结构：在与第4配线层111重叠的大致整面上配置许多环状的导电层117，该环状的导电层117电连接第4配线层111和第3配线层115。这样，配置了许多环状导电层117的结构可由第3配线层115阻止裂纹的向下方传播，并且由该环状的导电层117抑制在第3层间绝缘膜110中产生的裂纹114向半导体基板100的面方向扩展。另外，图6是表示图7的Z-Z剖视图，在图7，为了方便说明，省略了第4配线层111、导电层117以外的结构。

本发明的相关技术例如记载于以下的专利文献中。

专利文献1：日本特开平06-196525号公报

可知：若进行探针测试，在上述以往的结构中，施加在焊盘上的机械应力没能被第3配线层115充分缓和。

近年来，为了对应芯片尺寸的微细化，使焊盘形成为与设备元件的形成区域重叠。因此，当第3配线层115不能充分缓和施加在焊盘上的机械应力时，该机械应力会到达设备元件。而且，构成设备元件的半导体元件、与它们相连接的配线逐年微细化，若机械应力到达设备元件，则容易产生破损，电特性(例如：晶体管的阈值)会变动。

发明内容