[发明专利]存储器系统

权利要求书

1.一种存储器系统，其特征在于，该存储器系统包括：

至少一存储单元，耦接于一源极电压和一接地电压之间，并藉由一字元 线信号和一位元线信号存取一数字数据；以及

一源极电源驱动电路，提供上述源极电压给上述存储单元，当上述存储 单元为一读取状态时，上述源极电压为一第一电源电压，当上述存储单元为 一写入状态时，上述源极电压为一第二电源电压，其中上述第二电源电压为 上述第一电源电压减少一特定电压以避免上述存储单元再次写入上述数字数 据时发生写入错误。

2.如权利要求1所述的存储器系统，其特征在于，上述源极电源驱动电 路于一驱动电路输出端输出上述源极电压，上述源极电源驱动电路包括：

一控制电路，当上述存储单元为上述读取状态时，上述控制电路于一输 出端口输出一低电位信号，当上述存储单元为上述写入状态时，上述控制电 路于上述输出端口输出一高电位信号；

一反相器，耦接上述控制电路的上述输出端口以及耦接于上述第一电源 电压和上述接地电压之间，当上述控制电路输出上述低电位信号时，上述反 相器输出上述第一电源电压至上述驱动电路输出端；以及

一第一NMOS晶体管，具有一耦接上述第一电源电压的第一源极、一耦 接上述第一电源电压与上述第一源极的第一栅极，以及一耦接上述驱动电路 输出端的第一漏极；

其中当上述控制电路输出上述高电位信号时，上述第一NMOS晶体管输 出上述第二电源电压至上述驱动电路输出端。

3.如权利要求2所述的存储器系统，其特征在于，所述控制电路根据一 写入使能信号和至少一字元线信号决定输出上述高电位信号或上述接地电压 至上述驱动电路输出端。

4.如权利要求2所述的存储器系统，其特征在于，上述特定电压为上述 第一NMOS晶体管的一临界电压。

5.如权利要求2所述的存储器系统，其特征在于，上述反相器包括：

一第二NMOS晶体管，具有一耦接上述驱动电路输出端的第二源极、一 耦接上述接地电源的第二漏极，和一耦接上述控制电路的上述输出端口的第 二栅极；以及

一PMOS晶体管，具有一耦接上述驱动电路输出端的第三源极、一耦接 上述第一电源电压的第三漏极，和一耦接上述控制电路的上述输出端口的第 三栅极。

6.如权利要求1所述的存储器系统，其特征在于，上述存储单元为一具 有五晶体管的静态随机存取存储单元。

7.如权利要求1所述的存储器系统，其特征在于，上述存储单元包括：

一闩锁电路，包括一第一反相器和一第二反相器交叉耦接以储存上述数 字数据，并藉由一输入端存取上述数字数据；以及

一开关，根据上述字元线信号的电位导通上述位元线信号至上述闩锁电 路以存取上述数字数据。

8.如权利要求1所述的存储器系统，其特征在于，该存储器系统更包括 一字元线驱动电路，其中上述字元线驱动电路、上述存储单元和上述源极电 源驱动电路沿着X方向设置以减少上述存储器系统与X方向垂直之Y方向的 长度。

9.一种存储器系统，其特征在于，该存储器包括：

至少一存储单元，耦接于一源极电压和一接地电压之间，并藉由一字元 线信号和一位元线信号存取一数字数据；以及

一源极电源驱动电路，提供上述源极电压给上述存储单元，当上述存储 单元为一读取状态时，上述源极电压为一第一电源电压，当上述存储单元为 一写入状态时，上述源极电压为一第二电源电压，其中上述第二电源电压为 上述第一电源电压减少一特定电压以避免上述存储单元再次写入上述数字数 据时发生写入错误，其中上述源极电源驱动电路于一驱动电路输出端输出上 述源极电压，上述源极电源驱动电路包括：

一控制电路，当上述存储单元为上述读取状态时，上述控制电路于 一输出端口输出一低电位信号，当上述存储单元为上述写入状态时，上述控 制电路于上述输出端口输出一高电位信号；

一反相器，耦接上述控制电路的上述输出端口以及耦接于上述第一 电源电压和上述接地电压之间，当上述控制电路输出上述低电位信号时，上 述反相器输出上述第一电源电压至上述驱动电路输出端；以及

一第一NMOS晶体管，具有一耦接上述第一电源电压的第一源极、一耦 接上述第一电源电压与上述第一源极的第一栅极，以及一耦接上述驱动电路 输出端的第一漏极，当上述控制电路输出上述高电位信号时，上述第一NMOS 晶体管输出上述第二电源电压至上述驱动电路输出端，

其中上述控制电路是根据一写入使能信号和至少一字元线信号决定输出 上述高电位信号或上述接地电压至上述驱动电路输出端。