[发明专利]存储器系统

说明书

技术领域

本发明是有关于一种具有单一位元线的存储器单元，特别是有关于一种 存储器单元接收可变电压源以避免数据写入错误。

背景技术

图1是显示传统具有五晶体管的静态随机存取存储器(Static Random Access Memory，SRAM)100。开关101为NMOS晶体管，NMOS晶体管101 根据字元线信号WL导通或不导通以传送位元线信号BL至存储单元110，存 储单元110是一闩锁电路有两反相器交叉耦接所组成的，第一反相器包括 NMOS晶体管102和PMOS晶体管104，第二反相器包括NMOS晶体管103 和PMOS晶体管105，节点B和C互为反相以储存数字数据。

当存储器100写入数据1时，位元线信号BL的电位会拉到电位V_dd，字 元线信号WL导通NMOS晶体管101，因此节点B为高电位而节点C为低电 位。当存储器100写入数据0时，位元线BL的电位会拉低到电位GND，字元 线信号WL导通NMOS晶体管101，因此节点B为低电位而节点C为高电位。

当存储单元110储存数据为1被读取时，会预先充电位元线至电位V_dd， 再藉由字元线信号WL导通NMOS晶体管101，接下来，系统会侦测位元线 的电位，由于节点B为高电位，位元线的电位不会被拉低，所以系统得知储 存在存储单元110的数据为1。

当存储单元110储存数据为0被读取时，会预先充电位元线至电位V_dd， 再藉由字元线信号WL导通NMOS晶体管101，接下来，系统会侦测位元线 的电位，由于节点C为高电位，位元线BL的电位会被拉低，所以系统得知 储存在存储单元110的数据为0。

由于存储器100受限只有一条位元线，当存储单元110已经储存数据1 (也就是节点B为高电位)时，存储单元110再写入高电位时便无法将正确 的电位写入存储单元110，传统方法是将调整晶体管102、103、104或105的 beta ratio，然而，上述方法会造成存储单元110稳定度不足，本发明即是要解 决上述存储单元110再写入高电位的问题。

发明内容

有鉴于此，本发明提供一种静态随机存取存储器系统。静态随机存取存 储器系统包括至少一存储单元和一源极电源驱动电路。存储单元耦接于一源 极电压和一接地电压之间并藉由一字元线信号和一位元线信号存取一数字数 据。源极电源驱动电路提供源极电压给存储单元，当存储单元为一读取状态 时，源极电压为第一电源电压，当存储单元为一写入状态时，源极电压为一 第二电源电压，其中第二电源电压为第一电源电压减少一特定电压以避免存 储单元再次写入数字数据时发生写入错误。

附图说明

图1是显示具有五晶体管的静态随机存取存储器；

图2是显示根据本发明一实施例的源极电源驱动电路；

图3是显示根据本发明一实施例的存储器系统的布局图；

图4是显示根据本发明另一实施例的源极电源驱动电路；以及

图5是显示根据本发明另一实施例的存储器系统的布局图。

附图标号

100～5T cells的静态随机存取存储器

101、102、103、201、202、401、402～NMOS晶体管

104、105、203、403～PMOS晶体管

110～存储单元

200、200-1、200-2、400～源极电源驱动电路

210、410～控制电路

220、420～CMOS反相器

300、500～存储器系统的布局图

310、320、510、520～字元线驱动电路

331、332～反相器

A、B、C～节点

BL～位元线信号

COLB、COLB1、COLB2～位元线列控制信号

GND、Vdd～电压

WL、WLB1、WLB2～字元线信号

WEB～写入使能信号

SL～源极电压

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合所附图式，作详细说明如下：