[发明专利]半导体器件和数据处理系统

权利要求书

1.一种半导体器件，包括：

存储器接口，能够连接到外部存储器；

处理单元，用于执行数据处理，包括基于所述外部存储器的数据的数据处理；

内置自测电路，用于生成用于测试所述外部存储器的测试信号；

多路复用器，用于可切换地将所述处理单元或所述内置自测电路连接到所述存储器接口；以及

端子，向其输入用于指示所述多路复用器在所述处理单元和所述内置自测电路之间切换的信号。

2.根据权利要求1所述的半导体器件，其中所述端子通过符合IEEE 1149.1的TAP控制器连接到所述多路复用器以控制所述内置自测电路并参考测试结果。

3.根据权利要求2所述的半导体器件，其中所述端子通过所述TAP控制器连接到所述内置自测电路。

4.根据权利要求3所述的半导体器件，

其中所述处理单元包括可以是针对所述外部存储器的访问请求实体的逻辑电路以及用于响应于来自所述逻辑电路的访问请求来控制所述外部存储器的存储器控制器，以及

其中所述内置自测电路根据通过所述TAP控制器输入的指令可编程地生成用于存储器测试的地址、数据和命令，并通过所述存储器接口输出它们，并且可以将从所述外部存储器读取的数据与预期数据进行比较。

5.根据权利要求1所述的半导体器件，其中在所述多路复用器连接到所述内置自测电路的情况下，在指示到所述外部存储器的命令有效的命令输入使能之前，使能地址选通信号，并为通过所述存储器接口的输出建立地址信号。

6.根据权利要求5所述的半导体器件，其中所述内置自测电路使能行地址选通信号并在行地址命令输入使能之前建立行地址信号，以及使能列地址选通信号并在列地址命令输入使能之前建立列地址信号。

7.根据权利要求5所述的半导体器件，

其中所述接口具有多对命令输入使能信号和时钟使能信号的输出端子，选择性地使所述多对命令输入使能信号和时钟使能信号连同地址、数据和数据选通信号一起有效，以及

其中选择性地使多个外部存储器可操作，所述外部存储器共同地接收地址、数据和数据选通信号。

8.根据权利要求7所述的半导体器件，其中所述内置自测电路可以选择高电平或低电平作为时钟使能信号的初始值。

9.根据权利要求1所述的半导体器件，

其中所述内置自测电路包括多个命令表，用于根据所述外部存储器的规范将预定命令集的命令转换为存储器命令集的命令，以及

其中所述多路复用器可以根据从命令表输出的选择信号选择命令表的输出。

10.根据权利要求3所述的半导体器件，其中所述内置自测电路包括比较确定电路，用于将从所述外部存储器读取的数据与通过所述TAP控制器读取的预期数据进行比较，以及连续改写存储关于失配的比较确定结果的存储器访问信息，直到比较确定结果的失配数量达到指定数量。

11.根据权利要求4所述的半导体器件，其中所述内置自测电路包括：比较电路，用于将从所述外部存储器读取的数据与通过所述TAP控制器读取的预期数据进行比较；以及输入选择电路，用于允许预期数据被选择性地输入到所述比较电路的读取数据输入端子和预期数据输入端子二者。

12.根据权利要求1所述的半导体器件，其中所述内置自测电路可编程地生成和输出用于测试所述外部存储器的地址、数据和命令，并且可以生成和输出伪随机数作为用于测试所述外部存储器的地址和数据。

13.根据权利要求1所述的半导体器件，其中所述存储器接口可以通过设置在所述半导体器件外部的布线连接到所述外部存储器。

14.根据权利要求13所述的半导体器件，其中所述存储器接口可以连接到作为所述外部存储器的时钟同步类型DRAM，用于同步于时钟信号的上升沿和下降沿来与外部执行数据输入/输出操作。