[发明专利]接口控制电路

权利要求书

1.一种接口控制电路，其特征在于，包括：

一物理层接收器，用以接收一串行数据，并将所述串行数据转换为一并行数据，且依据所述串行数据而决定以一高速传输模式或一低功率传输模式传送所述并行数据；

一通道接收器，用以接收并解码所述并行数据；

一桥接电路，用以输出解码后的所述并行数据；

一传送器指令编码器，若所述串行数据包括一读取指令，所述传送器指令编码器用以编码所述并行数据；

一通道传送器，用以从所述桥接电路接收一目标并行数据，并依据编码后的所述并行数据以所述低功率传输模式传送所述目标并行数据；以及

一物理层传送器，用以将所述目标并行数据转换为一目标串行数据并输出所述目标串行数据；

所述接口控制电路还包括：

一接收器输入/输出控制单元，耦接至所述物理层接收器，用以控制所述物理层接收器接收所述串行数据；

一传送器输入/输出控制单元，耦接至所述物理层传送器，用以控制所述物理层传送器输出所述目标串行数据。

2.如权利要求1所述的接口控制电路，其特征在于，在所述高速传输模式时，所述物理层接收器是以一低压差分信号的格式传送所述并行数据至所述通道接收器。

3.如权利要求1所述的接口控制电路，其特征在于，在所述低功率传输模式时，所述物理层接收器是以一晶体管晶体管逻辑信号的格式传送所述并行数据至所述通道接收器。

4.如权利要求1所述的接口控制电路，其特征在于，在所述低功率传输模式时，所述通道传送器是以一晶体管晶体管逻辑信号的格式传送所述目标并行数据至所述物理层传送器。

5.如权利要求1所述的接口控制电路，其特征在于，所述物理层接收器包括一第一时钟控制电路，所述第一时钟控制电路包括：

一第一切换装置，所述第一切换装置的输出端输出一工作时钟信号，所述第一切换装置的第一输入端接收一数据时钟信号，所述第一切换装置的第二输入端接收一全体时钟信号；

一第二切换装置，所述第二切换装置的输出端输出所述全体时钟信号，所述第二切换装置的第一输入端接收一参考时钟信号，所述第二切换装置的第二输入端接收一低电平电压；以及

一第三切换装置，所述第三切换装置的输出端输出所述参考时钟信号，所述第三切换装置的第一输入端接收一高速时钟信号，所述第三切换装置的第二输入端接收一内部振荡时钟信号。

6.如权利要求5所述的接口控制电路，其特征在于，所述第二切换装置还输出所述全体时钟信号至所述通道接收器、所述通道传送器及所述物理层传送器。

7.如权利要求5所述的接口控制电路，其特征在于，所述第一切换装置输出所述数据时钟信号为所述工作时钟信号，所述物理层接收器依据所述工作时钟信号而决定以所述高速传输模式或所述低功率传输模式传送所述并行数据。

8.如权利要求7所述的接口控制电路，其特征在于，若所述物理层接收器决定以所述低功率传输模式传送所述并行数据，所述第一切换装置输出所述数据时钟信号为所述工作时钟信号，所述物理层接收器依据所述工作时钟信号以所述低功率传输模式传送所述并行数据。

9.如权利要求7所述的接口控制电路，其特征在于，若所述物理层接收器决定以所述高速传输模式传送所述并行数据，所述第三切换装置输出所述高速时钟信号为所述参考时钟信号，所述第二切换装置输出所述参考时钟信号为所述全体时钟信号，所述第一切换装置输出所述全体时钟信号为所述工作时钟信号，所述物理层接收器依据所述工作时钟信号以所述高速传输模式传送所述并行数据。

10.如权利要求7所述的接口控制电路，其特征在于，若所述串行数据包括所述读取指令，所述第三切换装置输出所述内部振荡时钟信号为所述参考时钟信号，所述第二切换装置输出所述参考时钟信号为所述全体时钟信号，所述通道传送器依据所述全体时钟信号以所述低功率传输模式传送所述目标并行数据至所述物理层传送器。