[发明专利]接口控制电路

说明书

技术领域

本发明是有关于一种接口控制电路，且特别是有关于一种低功率消耗及低电路复杂度的接口控制电路。

背景技术

传统的可携式产品通常是采用并行传输接口。然而，并行传输容易导致电磁干扰或是串音干扰(cross talk)，因此并行传输所使用的线材不能太长，且其数据传输速度有所限制而不能太高。此外，并行传输接口具有复杂的外部电路元件，使得整体电路复杂度过高。而若是改用串行传输接口，虽然会具有较佳的抗噪声干扰能力，但却会使得整体系统的功率消耗过高。

发明内容

本发明是有关于一种接口控制电路，可在高速传输模式及低功率传输模式中切换以降低功率消耗，并利用时钟控制电路将同步电路与非同步电路做有效地结合，以降低电路复杂度。

根据本发明的第一方面，提出一种接口控制电路，包括一物理层接收器、一通道接收器、一桥接电路、一传送器指令编码器、一通道传送器以及一物理层传送器。物理层接收器用以接收一串行数据，并将串行数据转换为一并行数据，且依据串行数据而决定以一高速传输模式或一低功率传输模式传送并行数据。通道接收器用以接收并解码并行数据。桥接电路用以输出解码后的并行数据。若串行数据包括一读取指令，传送器指令编码器用以编码并行数据。通道传送器用以从桥接电路接收一目标并行数据，并依据编码后的并行数据以低功率传输模式传送目标并行数据。物理层传送器用以将目标并行数据转换为一目标串行数据并输出目标串行数据。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，做详细说明如下。

附图说明

图1绘示依照本发明较佳实施例的接口控制电路的方框图。

图2绘示依照本发明较佳实施例的接口控制电路的控制协定波形图。

图3绘示依照本发明较佳实施例的第一时钟控制电路的电路图。

图4绘示依照本发明较佳实施例的第二时钟控制电路的电路图。

主要元件符号说明：

100：接口控制电路

110：物理层接收器

120：通道接收器

130：桥接电路

140：传送器指令编码器

150：通道传送器

160：物理层传送器

170：接收器输入/输出控制单元

180：传送器输入/输出控制单元

202：序列

300：第一时钟控制电路

302：第一切换装置

304：第二切换装置

306：第三切换装置

308：第一延迟正反器

310：第二延迟正反器

312：第三延迟正反器

314：第四切换装置

316.第一放大器

318：第一与门

320：第二与门

400：第二时钟控制电路

402：第五切换装置

404：第二放大器

具体实施方式

本发明提出一种接口控制电路，可采用串行传输以取代传统的并行传输，且可在高速传输模式及低功率传输模式中切换以降低功率消耗，并利用时钟控制电路将同步电路与非同步电路做有效地结合，以降低电路复杂度。

请参照图1，其绘示依照本发明较佳实施例的接口控制电路的方框图。接口控制电路100包括一物理层(physical layer)接收器110、一通道(lane)接收器120、一桥接(bridge)电路130、一传送器指令编码器(command encoder)140、一通道传送器150、一物理层传送器160、一接收器输入/输出控制单元170以及一传送器输入/输出控制单元180。

物理层接收器110用以接收一串行数据，此串行数据例如为一晶体管晶体管逻辑(TTL)信号的格式。串行数据例如由一主机(host)所发出。接收器输入/输出控制单元170耦接至物理层接收器110，用以控制物理层接收器110接收串行数据。物理层接收器110将串行数据转换为一并行数据，且依据串行数据而决定以一高速(high speed)传输模式或一低功率(low power)传输模式传送并行数据。若为高速传输模式，则物理层接收器110是以一低压差分信号(LVDS)的格式传送并行数据。若为低功率传输模式，则物理层接收器110是以晶体管晶体管逻辑信号的格式传送并行数据。通道接收器120用以从物理层接收器110接收并行数据，并对并行数据进行解码。