[发明专利]标准单元和具有该标准单元的半导体装置

说明书

技术领域

本发明涉及具有标准(standard)单元的半导体装置，尤其涉及与微细化工艺对应的标准单元的布线图案构造。

背景技术

以往，通过配置称作标准单元的电路部件，来进行半导体集成电路的布图设计。标准单元用于实现AND门电路、OR门电路、触发器(FF)等功能块，被预先设计内部布线图案。在标准单元的LSI设计中，通常，将元件库中登记的标准单元以列状排列，利用列间的通道进行布线，从而实现所希望的LSI。

而且，近年的半导体制造技术的进步非常显著，微细化日益发展。该微细化通过掩模工艺技术、光刻技术和蚀刻技术等微细图案形成技术的飞跃性进步来实现。

这里，在图案尺寸非常大的时代，生成忠实于设计图案的掩模图案，将该掩模图案通过投影光学系统转印到晶片上，并通过对基底进行蚀刻，能够在晶片上形成大致如所设计那样的图案。但是，随着图案的微细化的发展，在各工艺中难以忠实地形成图案，存在最终成品尺寸不能如设计那样的问题。

为了解决该课题，考虑各工艺中的变换差，按照使最终成品尺寸与设计图案尺寸相等的方式生成与设计图案不同的掩模图案的处理(掩模数据处理)非常重要。在掩模数据处理中，存在利用图形运算处理或设计规则检查程序(D.R.C)等使掩模图案变化的MDP(Mask Data Processing)处理，还有修正光临近效应(Optical Proximity Effect：OPE)用的OPC(OpticalProximity Correction)处理等。通过这些处理来对掩模图案进行适当地修正，以获得所希望的最终成品尺寸。

专利文献1：特开平9-120993号公报

专利文献2：特开2006-235080号公报

非专利文献1：Toshiya Kotani等、“New Design and OPC Flow forManufacturability for 45nm Node and Beyond”，VLSI学术论文集2005

近年，伴随着进一步微细化，光刻工序中的k1值(k1＝W/(NA/λ)，W：设计图案的尺寸，λ：曝光装置的曝光波长，NA：曝光装置中使用的透镜的数值孔径)日益降低。结果，OPE处于进一步增大的倾向，因此OPC处理的负荷变得非常大。并且，若微细化进一步发展，则基于OPC处理的修正不能称得上是完整的，设计图案与最终产品尺寸的背离会增大。

尤其是，在45nm以内的工艺中，存在基于OPC的掩模修正控制困难的布线图案。即，如图10所示，被对置的布线端夹持的布线(X)因曝光时的光的干涉而存在产生细部的倾向。因此，很可能因该布线的细部而引起断线，所以，不能充分获得器件的制造成品率。

发明内容

鉴于上述问题，本发明的目的在于提供一种在微细化得到了发展的半导体制造工序中具有对于被对置的布线端夹持的布线不会因细部而产生断线这样的布线图案的标准单元。

本发明作为构成半导体装置的标准单元，布线间距在170nm以下，包括：第一信号布线，其形成于第一布线层，沿第一方向延伸；和第二和第三信号布线，形成于所述第一布线层，沿实质上与所述第一方向垂直的第二方向延伸，并隔着所述第一信号布线而对置；所述第二和第三信号布线中的至少一方的布线宽度比所述第一信号布线的布线宽度大。

根据该发明，通过将隔着第一信号布线而对置的第二和第三信号布线中的至少一方的布线宽度加粗，使得布线端的后退量减少，因此，OPC修正量减少，能抑制曝光时的光对被夹持的第一信号布线的干涉。所以，能防止第一信号布线产生细部。

另外，本发明作为构成半导体装置的标准单元，布线间距在170nm以下，包括：第一信号布线，其形成于第一布线层，沿第一方向延伸；第二和第三信号布线，形成于所述第一布线层，沿实质上与所述第一方向垂直的第二方向延伸，并隔着所述第一信号布线而对置；第四信号布线，其形成于所述第一布线层，沿所述第一方向延伸；第五信号布线，其形成于所述第一布线层，沿所述第二方向延伸，并与所述第四信号布线邻接；所述第二信号布线的布线端与所述第一信号布线的间隔、以及所述第三信号布线的布线端与所述第一信号布线的间隔的至少一方，比所述第五信号布线的布线端与所述第四信号布线的间隔大。

根据该发明，由于第二和第三信号布线的至少一方的布线端与它们所夹持的第一信号布线的间隔被扩展，因此，能抑制曝光时的光对第一信号布线的干涉。所以，能防止第一信号布线产生细部。