[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，特别是，涉及在布线层上具有接触导体部的半导体器件及其制造方法。

背景技术

近年来，半导体集成电路的微细化，高集成化进展显著。随着微细化的进展，可以缩短由于晶体管的动作引起的延迟时间，但由于布线电阻及寄生电容增加，所以，布线延迟时间的缩短变得很困难。作为缩短布线延迟时间的对策，为了降低布线电阻，作为代替过去的铝的布线材料，采用电阻率更低的铜。此外，为了降低寄生电容，作为层间绝缘膜等的材料，采用低介电常数的绝缘膜。

对于铜而言，进行蚀刻比较困难。因此，在利用铜形成布线时，采用在利用镶嵌法在绝缘膜上形成孔状图形或沟槽状图形之后，将铜埋入的方法。

不过，对于半导体器件的芯片，为了保护设置在芯片内的晶体管及布线等不受外部的湿气的影响，形成称之为密封环的沟槽状图形。密封环以包围晶体管或布线的周围的方式形成。密封环与用于形成孔状图形(通孔)的蚀刻的同时形成。

孔状图形及用于密封环的沟槽状图形，利用下述方法形成。

首先，为了形成孔状图形及沟槽状图形，以光致抗蚀剂作为掩模，将层间绝缘膜除去到中间的深度。这里，之所以在中途将工序停止，是因为，假如在该时刻位于孔状图形及沟槽状图形的布线层露出的话，在以后进行除去光致抗蚀剂的灰化或聚合物的除去时，布线层会受到腐蚀。因此，在将层间绝缘膜残留一部分的厚度的状态下，进行灰化或聚合物的除去，然后，将层间绝缘膜本身作为掩模，使孔状图形及沟槽状图形达到布线层。

[专利文献1]特开2002-118078号公报

但是，在现有技术的半导体器件中，会产生以下不当之处。

一般地，进行蚀刻时的蚀刻速度，随着开口面积的增大而增大。这里，沟槽状图形的开口面积比孔状图形的开口面积大。因此，当通过蚀刻同时形成沟槽状图形和孔状图形时，沟槽状的图形的深度会更深。因此，不能将沟槽状图形的深度停止在层间绝缘膜的中途，位于下面的布线层的金属有露出的危险性。当金属在这一阶段露出时，存在着以后经过借助灰化除去抗蚀剂、聚合物的清洗工序，会将金属腐蚀的不合适之处。

这种不适当之处，在层间绝缘膜上形成多个孔状图形时也会产生。即，由于各个孔状图形的图形密度等不同，在形成孔状图形时，不能以均匀的深度除去绝缘膜。因此，存在着位于孔状图形下面的布线层会露出的不适当之处。

发明内容

本发明的目的是，提供一种通过在形成孔状图形、沟槽状图形时，采取用于不使布线层露出的机构，难以引起布线层上的金属的腐蚀的半导体器件的制造方法。

本发明的第一种半导体器件，包括：半导体基板，设于上述半导体基板的上方的第一绝缘膜，设置在上述第一绝缘膜的至少上部的布线层，设于上述第一绝缘膜及上述布线层上的第二绝缘膜，设于上述第二绝缘膜上的第三绝缘膜，贯穿上述第三绝缘膜及上述第二绝缘膜、到达上述布线层的至少一个的接触导体部，在所述半导体器件中，在上述布线层的上部设置凹部，上述第二绝缘膜中、位于上述布线层的上部的部分的膜厚，比上述第二绝缘膜中位于上述第一绝缘膜上的部分的膜厚更厚。

这样，由于第二绝缘膜中位于布线层上的部分的厚度形成得较厚，所以，在为了形成接触导体部除去第三绝缘膜和第二绝缘的工序中，在布线层上容易残存第二绝缘膜的一部分，布线层不容易露出。在这种状态下，进行灰化或聚合物除去等的有使金属腐蚀的危险的处理，然后，除去第三绝缘膜和第二绝缘膜，使布线层露出，可以埋入接触导体部用的导体。即，由于在布线层未露出的状态下，进行有使金属腐蚀的危险的处理，所以，可以防止布线层的腐蚀。

另一方面，由于第二绝缘膜中除位于布线层上的部分之外的膜厚不是很厚，所以，可以保持层间的介电常数恒定。

上述布线层为第一布线层，上述接触导体部是第一接触导体部，进一步包括设于上述第一绝缘膜的至少上部的第二布线层，以及贯穿上述第三绝缘膜及上述第二绝缘膜、到达上述第二布线层的第二接触导体部，在上述第二绝缘膜中，位于上述第一布线层的上部的部分的膜厚比上述第二绝缘膜中位于上述第二布线层上部的部分的膜厚更厚。在这种情况下，即使为了形成接触导体部，除去第三绝缘膜及第二绝缘膜，由于第二绝缘膜中形成第一接触导体部的区域比较厚，所以，能够难以露出第一布线层。从而，使形成第一接触导体部的面积比第二接触导体部大时，为了形成接触导体部除去第三绝缘膜及第二绝缘膜时，即使在将形成第一接触导体部的区域较深地除去的情况下，也能够不容易露出第一布线层。