[发明专利]闪存的控制电路及控制方法

权利要求书

1.一种闪存的控制电路，用于控制一主机与一闪存之间的数据存取，该控制电路包括：

一主机接口，用以接收该主机输出的一第一存取命令，以存取一更新数据块至该闪存；

一闪存控制器；

一预测单元，用以根据该第一存取命令判断该主机是对闪存循序存取，以选择性地输出一第一存取请求或一第二存取请求；

一循序数据块存取单元，用以根据该第一存取请求控制该闪存控制器对该闪存执行一循序数据块写入操作；以及

一非循序数据块存取单元，用以根据该第二存取请求控制该闪存控制器执行一非循序数据块写入操作。

2.如权利要求1所述的闪存的控制电路，其中，当该主机对闪存循序存取时，该循序数据块存取单元标示该更新数据块为一循序数据块。

3.如权利要求1所述的闪存发控制电路，其中，当该主机对闪存随机存取时，该非循序数据块存取单元标示该更新数据块为一非循序数据块。

4.如权利要求1所述的闪存发控制电路，其中，当该主机对闪存随机存取时，该非循序数据块存取单元根据该更新数据块建立一页对映表。

5.如权利要求1所述的闪存发控制电路，其中，该预测单元根据该第一存取命令及一预设准则判断该主机是对闪存循序存取或随机存取。

6.如权利要求1所述的闪存发控制电路，其中，该主机接口小接收该第一存取命令之前，接收一第二存取命令，该第一存取命令包括一第一逻辑数据块地址及一第一区段计数值，该第二存取命令包括一第二逻辑数据块地址及一第二区段计数值，该预设准则是计算该第二逻辑数据块地址及该第二区段计数值的总和是否等于该第一逻辑数据块地址，以判断该主机是对闪存循序存取或随机存取。

7.如权利要求6所述的闪存的控制电路，其中，该主机接口在接收该第二存取命令之前，接收一第三存取命令，该第三存取命令包括一第三逻辑数据块地址及一第三区段计数值，该预设准则是计算该第三逻辑数据块地址及该第三区段计数值的总和是否等于该第二逻辑数据块地址，以判断该主机是对闪存循序存取或随机存取。

8.如权利要求1所述的闪存的控制电路，其中，该第一存取命令包括一第一逻辑数据块地址及一第一区段计数值，该预设单元还记录该第一逻辑数据块地址及该第一区段计数值。

9.一种闪存的控制方法，用于控制一主机与一闪存之间的数据存取，该控制方法包括：

(a)接收该主机输出的一第一存取命令，该第一存取命令用以存取一更新数据块至该闪存；

(b)根据该写入命令判断该主机是对该闪存循序存取或随机存取，以选择性地输出一第一存取请求或一第二存取请求；

(c)根据该第一存取请求控制该闪存控制器对该闪存执行一循序数据块写入操作；以及

(d)根据该第二存取请求控制该闪存控制器执行一非循序数据块写入操作。

10.如权利要求9所述的闪存发控制方法，还包括：

(e)当该主机是对闪存循序存取时，该循序数据块存取单元标示该更新数据块为一循序数据块。

11.如权利要求9所述的闪存的控制方法，还包括：

(e)当该主机是对闪存随机存取时，该非循序数据块存取单元标示该更新数据块为一非循序数据块。

12.如权利要求9所述的闪存的控制方法，还包括：

(e)其中，当该主机是对闪存随机存取时，该非循序数据块存取单元根据该更新数据块建立一页对映表。

13.如权利要求9所述的闪存的控制方法，其中，在该步骤(b)中是根据该第一存取命令及一预设准则判断该主机是对闪存循序存取或随机存取。

14.如权利要求9所述的闪存的控制方法，还包括：

(e)接收一第二存取命令，该第二存取命令是在该第一存取命令之前，该第一存取命令包括一第一逻辑数据块地址及一第一区段计数值，该第二存取命令包括一第二逻辑数据块地址及一第二区段计数值；

(f)该预设准则是计算该第二逻辑数据块地址及该第二区段计数值的总和是否等于该第一逻辑数据块地址，以判断该主机是对闪存循序存取或随机存取。