[发明专利]半导体封装基板及其制法

说明书

技术领域

本发明涉及一种半导体封装基板及其制法，特别是涉及一种形成 有导电柱的半导体封装基板及其制法。

背景技术

在现行覆晶(Flip Chip)技术中，于集成电路(IC)的半导体芯片的主 动面上具有电极垫，而有机电路板亦具有相对应该电极垫的电性连接 垫，于该半导体芯片的电极垫与电路板的电性连接垫之间形成有焊锡 结构或其他导电粘着材料，该焊锡结构或导电粘着材料提供该半导体 芯片以及电路板之间的电性连接以及机械性的连接，相关制造工艺即 如图1A至图1F所示。

请参阅图1A，首先，提供一表面具有多个电性连接垫111及线路 112的电路板11。

请参阅图1B，接着于该形成有电性连接垫111的电路板11表面上 以印刷、旋涂或贴合形成一绝缘保护层12，并通过图案化工艺于该绝 缘保护层12中形成开孔120以露出部分该电性连接垫111的上表面。

请参阅图1C，在该绝缘保护层12及开孔120表面形成有一导电 层13，该导电层13主要作为后述电镀焊锡材料所需的电流传导路径。

请参阅图1D，接着于该电路板11上形成一阻层14，并经图案化 工艺，以于该阻层14中形成开孔140并露出该绝缘保护层开孔120。

请参阅图1E，再对该电路板11进行电镀(Electroplating)工艺，通 过该导电层13具导电特性，从而在进行电镀时作为电流传导路径，以 在该阻层开孔140及绝缘保护层开孔120中形成一导电柱15，且该导 电柱15顶缘突出于该绝缘保护层开孔120，并在阻层开孔140中形成 侧缘151。

请参阅图1F，移除该阻层14及其所覆盖的导电层13，使该导电 柱15于该绝缘保护层12表面形成凸出的侧缘151。

但是，上述现有制法中，该绝缘保护层开孔120的尺寸及该阻层 开孔140的尺寸皆十分微细，一般约50μm-60μm，故对位极为不易， 为使该阻层开孔140可与该绝缘保护层开孔120对位，通常将该阻层 开孔140的尺寸加大，藉以降低对位的困难度及提高工艺对位准确度， 而当绝缘保护层开孔120孔径更小时，受限于机台精度，阻层开孔140 的尺寸亦可能加大至绝缘保护层开孔120的两倍。

但是，加大该阻层开孔140的尺寸，导致该导电柱15的顶面产生 侧缘151，使各该导电柱15之间的间距必须加大，如此即无法于该导 电柱15顶面上形成细间距的预焊锡凸块。

且该导电柱15的侧缘151是凸出于该绝缘保护层12表面，容易 因温度变化及CTE(coefficient of thermal expansion)差异产生应力，并集 中于该导电柱15与侧缘151之间，而出现破坏的情况。

因此，如何提出一种半导体封装电路板及其制法，以形成细间距 的导电柱，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述的缺陷，本发明的一目的是提供一种半导体封装基板及 其制法，以于基板本体的电性连接垫上形成细间距的导电柱。

本发明的又一目的是提供一种半导体封装基板及其制法，以避免 产生应力集中的情况。

本发明的再一目的是提供一种半导体封装基板及其制法，以限制 底部填充材料的流动位置。

本发明的另一目的是提供一种半导体封装基板及其制法，以降低 封装后的整体厚度。

为达到上述及其他目的，本发明提出一种半导体封装基板，包括： 基板本体，至少一表面具有多个电性连接垫及多条线路；多个导电柱， 分别完全包覆各该电性连接垫；以及绝缘保护层，形成于该基板本体 表面，且具有显露部以露出该导电柱。

该基板本体表面还包括有介电层，于该介电层表面具有该电性连 接垫及线路，且于该基板本体的介电层与电性连接垫，以及介电层与 线路之间具有一导电层。

本发明还提供一种半导体封装基板的制法，包括：提供至少一表 面具有多个电性连接垫及多条线路的基板本体；于各该电性连接垫表 面上形成有一导电柱，使该导电柱完全包覆该电性连接垫的顶面及侧 表面；以及于该基板本体表面形成一绝缘保护层，且该绝缘保护层表 面形成显露部，以通过该显露部露出该导电柱。