[发明专利]二晶体管式静态随机存取存储器及其记忆胞

权利要求书

1.一种静态随机存取存储器的记忆胞，包括：

一第一N型开关元件，该第一N型开关元件具有一控制端连接至一字线，且该第一N型开关元件的一第一端连接至一位线；

一第二N型开关元件，该第二N型开关元件具有一控制端连接至该字线，且该第二N型开关元件的一第一端连接至一反相的位线；

一第一存储节点，该第一存储节点的一第一端连接至该第一N型开关元件的一第二端；以及

一第二存储节点，该第二存储节点的一第一端连接至该第二N型开关元件的一第二端。

2.如权利要求1所述的静态随机存取存储器的记忆胞，其中该第一N型开关元件为一第一NMOS晶体管，且该第一NMOS晶体管的栅极连接至该字线，该第一NMOS的漏极与源极连接至该位线与该第一存储节点的该第一端。

3.如权利要求1所述的静态随机存取存储器的记忆胞，其中该第二N型开关元件为一第二NMOS晶体管，且该第二NMOS晶体管的栅极连接至该字线，该第二NMOS的漏极与源极连接至该反相位线与该第二存储节点的该第一端。

4.如权利要求1所述的静态随机存取存储器的记忆胞，其中该第一存储节点具有浮接的一第二端，且该第二存储节点具有浮接的一第二端。

5.如权利要求1所述的静态随机存取存储器的记忆胞，其中该第一存储节点为一第三NMOS晶体管所构成的一NMOS电容，且该第二存储节点为一第四NMOS晶体管所构成的该NMOS电容。

6.如权利要求5所述的静态随机存取存储器的记忆胞，其中该第三NMOS晶体管与该第四NMOS晶体管的栅极连接至一外部偏压。

7.如权利要求5所述的静态随机存取存储器的记忆胞，其中该第三NMOS晶体管漏极连接至该第一N型开关元件的该第二端，且该第三NMOS晶体管源极为浮接。

8.如权利要求5所述的静态随机存取存储器的记忆胞，其中该第四NMOS晶体管漏极连接至该第二N型开关元件的该第二端，且该第四NMOS晶体管源极为浮接。

9.如权利要求1所述的静态随机存取存储器的记忆胞，其中该第一存储节点与该第二存储节点中存储互补的数据。

10.一种静态随机存取存储器，包括：

一主控电路；一列解码器，连接至该主控电路；一行解码器，连接至该主控电路；一记忆胞阵列，连接至该列解码器与该行解码器；一感测放大器输入/输出控制电路，连接至该记忆胞阵列；以及，一隐藏式更新单元，连接至该主控电路；

其中，该主控电路可接收多个地址信号、一时钟脉冲信号、与一读写信号，并根据该些地址信号将第一部分地址信号传递至列解码器用以控制该记忆胞阵列的位线，而第二部分地址信号传递至行解码器用以控制该记忆胞阵列的字线；该隐藏式更新单元可于该静态随机存取存储器正常操作且没有更新时，在该时钟脉冲信号的一第一电平时进行一读/写运算；以及，该隐藏式更新单元可于该静态随机存取存储器正常操作且有更新时，利用该时钟脉冲信号的该第一电平进行该读/写运算，而利用该时钟脉冲信号的一第二电平对该记忆胞阵列进行一数据更新运算。

11.如权利要求10所述的静态随机存取存储器，其中该记忆胞阵列由多个记忆胞所组成，而每一记忆胞包括：

一第一N型开关元件，该第一N型开关元件具有一控制端连接至一第一字线，且该第一N型开关元件的一第一端连接至一第一位线；

一第二N型开关元件，该第二N型开关元件具有一控制端连接至该第一字线，且该第二N型开关元件的一第一端连接至一第一反相的位线；

一第一存储节点，该第一存储节点的一第一端连接至该第一N型开关元件的一第二端；以及

一第二存储节点，该第二存储节点的一第一端连接至该第二N型开关元件的一第二端。

12.如权利要求11所述的静态随机存取存储器，其中该第一N型开关元件为一第一NMOS晶体管且该第一NMOS晶体管的栅极连接至该第一字线，该第一NMOS的漏极与源极连接至该第一位线与该第一存储节点的该第一端。

13.如权利要求11所述的静态随机存取存储器，其中该第二N型开关元件为一第二NMOS晶体管且该第二NMOS晶体管的栅极连接至该第一字线，该第二NMOS的漏极与源极连接至该第一反相位线与该第二存储节点的该第一端。