[发明专利]制造具有自对准电极的半导体存储器件的方法

说明书

发明领域

本发明的示例性实施例总体上涉及半导体器件及其制造方法，更具体地说，涉及具有自对准到相变图形的电极的半导体存储器件的制造方法和相关器件。

背景技术

半导体存储器件可以被分为易失性存储器件和非易失性存储器件。即使电源供给被中断，非易失性存储器件也不丢失在其中存储的数据。由此，非易失性存储器件被广泛地应用于移动通信系统、便携式存储器件和各种数字设备的辅助存储器件。

为了研制具有用于提高集成密度以及非易失性存储器特性的有效结构的新存储器件投入了更多努力。这种研究努力的结果得到相变存储器件。相变存储器单元的基本单元(unit cell)包括存取器件和串联连接到存取器件的数据存储元件。数据存储元件包括电连接到存取器件的下电极和与下电极接触的相变材料层。该相变材料层是可以根据提供的电流量在充分的非晶态和充分的晶态之间或在晶态下的各种电阻率状态之间进行电切换的材料层。

当编程电流(program current)通过下电极时，在相变材料层和下电极之间的界面处产生焦耳热。这种焦耳热将部分相变材料层(下面称为“相变体积”)转变为充分的非晶态或充分的晶态。充分的非晶态中的相变体积的电阻率高于充分的晶态中的相变体积的电阻率。结果，在读模式中可以检测流过相变体积的电流，由此判定相变存储器件的相变材料层中存储的数据是逻辑“1”还是逻辑“0”。

编程电流应该随相变体积增加而按比例地增加。在此情况下，存取器件应该被设计成具有足以提供编程电流的电流操纵性能。但是，为了提高电流操纵性能，存取器件占据较大的区域。换句话说，因为相变体积被减小，提高相变存储器件的集成密度是有利的。

此外，在相变材料层上设置上电极。通常，该上电极通过光刻工序形成。但是，光刻工序通常引起对准误差。此外，在高集成度的进展中正在探究相变材料层和上电极的极端减小。例如，正在研究在层间绝缘层中形成的接触孔中形成相变材料层的方法。在该方法中，在相变材料层上对准上电极变得更加困难。

通过在相变材料层上形成导电层，在导电层上形成掩模图形，以及使用该掩模图形作为蚀刻掩模来各向异性地刻蚀该导电层，可以形成上电极。当在掩模图形中发生对准误差时，邻近上电极的部分相变材料层被暴露。为了去除诸如微桥接的电流泄漏的原因，导电层的刻蚀工序通常使用过刻蚀技术。在此情况下，暴露的相变材料层被损坏。对相变材料层造成的损坏破坏相变存储器件的电性能。

有一种形成考虑到对准误差来说足够大的上电极的方法。但是，在该方法中，上电极是相变存储器件的高集成度的阻碍。

其间，在Kuo的名称为“Multi-Level Phase Change Memory”的美国专利公布No.2006/0257787中公开了用于实现相变存储器件的另一种技术。

发明内容

在此示例性地描述的一个实施例通常可以表征为，提供一种制造半导体存储器件的方法，该半导体存储器件有利于高集成度和适合于防止对相变图形造成损坏。

在此示例性地描述的另一实施例通常可以表征为，提供一种半导体存储器件，该半导体存储器件有利于高集成度和适合于防止对该相变图形造成损坏。

在此示例性地描述的再一实施例通常可以表征为，提供一种半导体存储器件，该半导体存储器件有利于高集成度和适合于防止对相变图形造成损坏。

在此示例性地描述的一个实施例通常可以表征为一种半导体存储器件的制造方法。该方法可以包括在衬底上形成具有多个接触孔的层间绝缘层；形成多个相变图形，其中该多个相变图形的每个相变图形部分地填充该多个接触孔的相应一个接触孔；以及在层间绝缘层上方形成位线，该位线包括相对于相变图形自对准并接触该相变图形的位延伸。

在此示例性地描述的另一实施例通常可以表征为一种半导体存储器件的制造方法。该方法可以包括在衬底上形成具有中间接触孔的中间绝缘层；在该中间接触孔中形成下电极；形成覆盖下电极和中间绝缘层的上绝缘层；在下电极上形成穿过上绝缘层的上接触孔；形成部分地填充该上接触孔的相变图形；以及在上绝缘层上方形成位线，该位线包括相对于相变图形自对准并接触该相变图形的位延伸。

在此示例性地描述的再一实施例通常可以表征为一种半导体存储器件。该半导体存储器件可以包括布置在衬底上并包括多个接触孔的层间绝缘层；多个相变图形，其中该多个相变图形的每个相变图形部分地填充该多个接触孔的相应一个接触孔；以及层间绝缘层上方的位线，该位线包括多个位延伸，其中多个位延伸的每一个相对于多个相变图形的相应一个相变图形自对准并接触多个相变图形的相应一个相变图形。