[发明专利]降低存储器漏电流的方法

说明书

技术领域

本发明是有关于一种存储器的降低漏电流的方法，且特别有关于适当地开/关限流单元以降低存储器在待机模式下的漏电流的方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)是目前很普遍的半导体存储元件。DRAM内部的一个存储单元通常是一个电容器所构成。此存储单元透过晶体管而连接至位线(bit line)。此晶体管的栅极端电性连接至字线，而其源极与漏极则是分别电性连接至位线与电容器。

通常在待机模式(standby mode)下，会对存储单元执行预充电(pre-charging)，用来将位线及互补位线(complementary bit line)预充电至预定电压电位。例如，将位线及互补位线预充电至供应电压VDD、半供应电压VDD/2、接地电压VSS或其他参考电压。

在进行读取动作时，字线为逻辑高，使晶体管为导通状态。电容器所储存的电荷则可经由晶体管传输至位线，因此位线的电压会有小小的变动，但互补位线仍维特在预定的电压电位。因而位线与互补位线的电位有微小的电压差异，此微小的电压差异可经由感测放大器(sense amplifier)放大。

在实际布局上，位线的位置非常邻近于字线，于是位线与字线之间易有短路，造成漏电流出现。当存储器在读写操作时，此漏电流所造成的功率消耗微不足道。但当存储器在待机模式下，此漏电流所造成的功率消耗最好能被降低。

故而，本发明提出一种可在待机模式下，降低存储器的漏电流，以减少不必要的功率损耗的方法。

发明内容

本发明提供一种降低存储器漏电流的方法。利用周期信号来控制预充电时的导通时间。在周期信号为逻辑低的时候，预充电的电路为不导通状态。此时，则不会有漏电流的情况出现。

本发明的范例之一提出一种降低存储器漏电流的方法，适用于存储器，此存储器至少包括：存储单元、等位电路、限流单元、字线与一对互补位线，此方法包括：令存储单元进入预充电模式；令等位电路与限流单元正常操作，以对此对互补位线进行预充电操作；施加周期性控制信号于限流单元以控制限流单元的导通或不导通，其中限流单元的不导通会降低存储器的待机漏电流，此待机漏电流由字线与此对互补位线间的短路所造成。

本发明的另一范例提出一种降低存储器漏电流的方法，适用于存储器，此存储器至少包括：存储单元、等位电路、限流单元、字线与一对互补位线，方法包括：令存储单元进入一预充电模式；令等位电路与限流单元正常操作，以将此对互补位线预充电至一参考电压；施加一周期性控制信号于限流单元以减少限流单元的导通时间，并降低存储器的待机漏电流，待机漏电流由一参考电压透过字线与此对互补位线间的短路而流出，其中周期性控制信号的逻辑低电位有关于字线的负预充电电压。

综合以上所述，本发明范例利用周期性控制信号，使得存储器在预充电的模式下，间歇性地对一对互补位线进行预充电，以有效降低漏电流。同时，亦让此一对互补位线保持在预充电的状态。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1为存储器的示意图。

图2为依据本发明一实施例中的用于降低漏电流的控制电压Vint的时序图。

主要元件符号说明：

101：电容器

102：字线开关

103：等位电路

103a、103b及103c：等位电路开关

104：限流单元

BL：位线

BL：互补位线

VBLEQ：参考电压

EQL：等位信号

Vint：控制电压

T：周期

t1：限流单元104的导通时间

t2：限流单元104的关闭时间

具体实施方式

在本发明实施例中，透过周期性控制电压来控制存储器的限流单元的开关，以降低在待机模式时，在位线与字线之间的漏电流。

图1为存储器的部份示意图。如图1所示，存储器包括电容器101、字线开关102、等位电路103、限流单元104、字线WL、位线BL及互补位线BL。等位电路103包括等位电路开关103a、103b及103c。电容器101可构成一个存储单元。

字线开关102例如为一晶体管，其栅极电性连接至字线WL，其漏极耦接至位线BL，其源极耦接至电容器101。