[发明专利]晶片级芯片尺寸封装的制造方法有效
| 申请号： | 200810096240.0 | 申请日： | 2008-05-06 |
| 公开（公告）号： | CN101339910A | 公开（公告）日： | 2009-01-07 |
| 发明（设计）人： | 郭祖宽;许国经;李建勋;吴俊毅;梁裕民 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60;H01L21/56;H01L21/78 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 陈晨;吴世华 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 晶片 芯片 尺寸 封装 制造 方法 | ||
1.一种晶片级芯片尺寸封装的制造方法，包括：
形成多个导电柱于一半导体晶片的一第一表面上，该半导体晶片中具有多个裸片；
以干蚀刻形成至少一沟槽于该半导体晶片的该第一表面中，其中该沟槽定义至少一分界线于所述多个裸片间；
沉积一包覆材料于该第一表面上；
穿过该包覆材料切割一凹陷于该沟槽中，其中该切割使该凹陷切穿该沟槽并留下一部分半导体材料于该半导体晶片的一第二面上；以及
研磨该第二面以移除该部分半导体材料，并分离所述多个裸片。
2.如权利要求1所述的晶片级芯片尺寸封装的制造方法，还包括平坦化该包覆材料层以露出所述多个导电柱。
3.如权利要求1所述的晶片级芯片尺寸封装的制造方法，其中该沟槽的深度为100-150μm。
4.如权利要求1所述的晶片级芯片尺寸封装的制造方法，其中该沟槽的宽度为60μm。
5.如权利要求1所述的晶片级芯片尺寸封装的制造方法，其中该部分半导体材料的厚度为100μm。
6.如权利要求1所述的晶片级芯片尺寸封装的制造方法，其中该凹陷的宽度不超过60μm。
7.如权利要求1所述的晶片级芯片尺寸封装的制造方法，其中该包覆材料包括一有机材料。
8.如权利要求1所述的晶片级芯片尺寸封装的制造方法，其中该干蚀刻包括：离子研磨蚀刻、等离子体溅击、等离子体蚀刻或反应性离子蚀刻。
9.一种晶片级芯片尺寸封装的制造方法，包括：
形成多个导电柱于一半导体晶片的正面上；
以干蚀刻法形成多个沟槽于该正面中，其中该沟槽定义至少一分界线于该半导体晶片的多个裸片间；
涂布一包覆层包覆该正面；
在所述多个沟槽中切割多个凹陷至一预定深度，其中该预定深度大于沟槽深度；以及
研磨该半导体晶片的背面至所述多个凹陷以分离该半导体晶片上的该多个裸片。
10.如权利要求9所述的晶片级芯片尺寸封装的制造方法，还包括平坦化该包覆层以露出所述多个导电柱。
11.如权利要求9所述的晶片级芯片尺寸封装的制造方法，其中所述多个沟槽的深度为100-150μm，而宽度为60μm。
12.如权利要求9所述的晶片级芯片尺寸封装的制造方法，其中从所述多个凹陷的底部至该背面的距离为60μm。
13.如权利要求9所述的晶片级芯片尺寸封装的制造方法，其中所述多个凹陷的宽度不超过60μm。
14.如权利要求9所述的晶片级芯片尺寸封装的制造方法，其中该包覆层由一有机材料形成。
15.如权利要求9所述的晶片级芯片尺寸封装的制造方法，其中形成所述多个沟槽的方法包括：离子研磨蚀刻、等离子体溅击、等离子体蚀刻或反应性离子蚀刻。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810096240.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
