[发明专利]晶片级芯片尺寸封装的制造方法

说明书

技术领域

本发明涉及一种晶片级芯片尺寸封装，且特别涉及借由干蚀刻来增加在晶片级芯片尺寸封装晶片中分离的裸片的可靠度。

背景技术

过去数十年间电子技术与半导体封装的发展影响了整个电子产业。表面黏着技术(surface mount technology，SMT)、球格阵列(ball grid array，BGA)、基板栅格阵列(land grid array，LGA)为集成电路高产能装配的重要步骤，且同时允许减少印刷电路板上的连接垫间距。一般经封装的集成电路是借由细金线来连结在裸片上的金属垫与分布在铸模树脂封装体外的电极。双列直插式封装(dual inline package，DIP)或四面扁平封装(quad flat package，QFP)为现今集成电路封装的基本结构。然而增加封装体外围的针脚数通常会导致铅线间距太短，而限制了封装芯片的基板架设。

芯片级或芯片尺寸封装(chip-size packaging，CSP)、球格阵列、基板栅格阵列等正好是使电极密集而不需大幅增加封装尺寸的方法。芯片级封装提供了于芯片尺寸上的晶片封装。芯片级封装通常产生1.2倍裸片尺寸内的封装体，其大幅减低了元件潜在的尺寸。虽然这些发展已使电子元件缩小化，但永远要求朝向更小、更轻与更薄的消费者产品促使封装需要更加缩小化。

为了满足朝向缩小化与功能性的市场需求，近几年引进晶片级芯片尺寸封装以增加密度、性能与成本效益，而减少了电子封装产业中元件的重量与尺寸。在晶片级芯片尺寸封装中，一般直接在裸片上产生封装，并由球格阵列、凸块电极(bump electrode)、基板栅格阵列与上述的类似提供接点。近来所发展的电子元件，例如移动电话、便携电脑、摄录影机、个人数字助理(personal digital assistants，PDAs)等使用小型、轻、薄与非常密集的封装集成电路。使用晶片级芯片尺寸封装可封装针脚数目较少的较小裸片，可增加同一晶片上的芯片数目，因此通常较具有优势与经济效益。

在传统制造工艺中，同一晶片上会形成许多独自的裸片。一旦完成了电路与封装结构，即进行裸片切割以分离各裸片。在此工艺中，将具有最多可达上千个电路的晶片切割成许多独立的小块，各称为裸片。沿着晶片上的切割线可安全的进行裸片切割而不会损伤到电路。切割线的宽度一般非常的小，通常约为100μm。一般以高准度水冷圆锯执行切割，其具有钻石尖端锯齿。

而上述技术的缺点为裸片边缘有时可能会破裂或形成缺口而减低了集成电路芯片的完整度与可靠度。有缺陷的裸片提高了单一集成电路裸片的成本。在一些应用中，常借由激光在晶片界线区域中形成裸片切割沟槽，以使切割线区域在切割工艺中较不易破裂或产生缺口。虽然激光裸片切割沟槽减少了破裂或产生缺口的机会，但此种损害仍然偶尔会发生。

Kinsman等人于U.S.Patent No.6,717,245中提到一种分离或颗粒切割在晶片上的裸片的方法。Kinsman提出以一裸片锯或湿蚀刻在单独裸片之间切割出一通道穿过位于下方的晶片的有源层。之后以一包覆材料填满这些通道以将各裸片的有源区周围密封包覆起来。之后使用其他裸片锯切穿各通道以分离或颗粒切割各裸片。包覆材料帮助避免晶片产生缺口或破裂，但由于在操作上仍使用裸片锯，此种损害通常仍持续发生。

在芯片尺寸封装(Chip-Scale-Package，CSP)中，通常使用树脂或聚合物的包覆层将晶片密封，包括裸片切割沟槽。其他切割芯片尺寸封装晶片的方法于Ohuchi的U.S.Patent No.6,107,164中有叙述。Ohuchi教示沟槽的深度为约2/3晶片的深度是优选的。之后涂上包覆层将沟槽填满。在另外的工艺中，Ohuchi提出研磨晶片背面以移除硅且露出填满包覆材料的沟槽。在将晶背薄化之后以一窄刀在露出的沟槽切割晶片。同样地在切割沟槽加入保护层帮助避免因晶片切割对裸片的一些损害。然而，损害仍然持续发生，因为仍然以裸片锯切割裸片。

发明内容

借由本发明优选实施例可解决或克服上述问题，其利用于蚀刻在晶片中形成平滑侧壁沟槽以定义多个裸片界线。一包覆层沉积于半导体晶片的正面上。包覆层密封并保护裸片的有源元件以及导电柱或杆。

在研磨包覆层以露出导电柱或杆之后，以一裸片锯切穿在沟槽中的包覆层，并在晶片背面上留下一小部分半导体基底。借由研磨或抛光晶背露出在沟槽底部的半导体基底材料以分离单独的裸片。