[发明专利]半导体器件及其制造方法

说明书

本申请根据35U.S.C.119要求2007年5月10日提交的韩国专利申请第10-2007-0045625号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体器件，具体地，涉及包括虚拟图样(dummy pattern)的半导体器件及其制造方法。

背景技术

半导体器件可具有多层结构，从而通过溅射法或化学汽相沉积法等形成多层结构中的每一层，然后通过光刻处理进行图样化。

由于存在由半导体器件衬底上的图样尺寸或图样密度的差异所引起的许多问题，已经开发了形成虚拟图样和主图样的技术。

发明内容

本发明的实施例涉及一种半导体器件及其制造方法，能够提供具有新结构形状或配置的虚拟图样。

本发明的实施例涉及一种半导体器件及其制造方法，能够确保图样的一致性。

本发明的实施例涉及一种半导体器件及其制造方法，能够增加图样密度。

本发明的实施例涉及一种半导体器件及其制造方法，能够简化设计处理和制造处理。

本发明的实施例涉及可包括下列至少一种图样的半导体器件：第一主图样，形成在衬底上；以及第一虚拟图样，在形成有第一主图样的层上以与第一主图样平行的方向形成。

本发明的实施例涉及可包括下列至少一种图样的半导体器件：第二主图样，在与形成有第一主图样的层不同的层上以与第一主图样垂直的方向形成；以及第二虚拟图样，在形成有第二主图样的层上以与第二主图样平行的方向形成。

本发明的实施例涉及半导体器件的制造方法，该方法可以包括下列至少一个步骤：在衬底上形成第一主图样；以及然后在形成有第一主图样的层上以与第一主图样平行的方向形成第一虚拟图样。

附图说明

图1～图4示出了根据本发明实施例的半导体器件。

具体实施方式

如图1的实例所示，根据本发明的实施例，半导体器件可包括第一主图样104和第一虚拟图样105。可以在半导体衬底100(下文中称作衬底)上和/或上方形成第一主图样104。可以在其上和/或上方形成有第一主图样104的层上和/或上方以与第一主图样104平行的方向形成第一虚拟图样105。

根据本发明的实施例，由于主图样104的形状和方向性，可将虚拟图样105插入到每个金属层中。因此，可以确保插入虚拟图样105的区域，以及可以增加图样密度。

例如，如图1和图2的实例所示，包括一种半导体器件，其中可以形成第奇数个(或第偶数个)金属层。在这种情况下，可以在水平方向上形成作为第奇数个金属图样的第一主图样104。可以在与第一主图样104平行的方向上形成第一虚拟图样105。因此，可以确保插入虚拟图样的区域，以及可以增加图样密度。

该半导体器件可进一步包括第一层间介电层101，其形成在包括第一主图样104和第一虚拟图样105的衬底100上和/或上方。第一层间介电层101可被配置为单层或多层结构。

如图3和图4的实例所示，根据本发明的实施例，在图1和图2的实例中示出并描述的半导体器件可进一步包括第二主图样107和第二虚拟图样108。可以在与其上和/或上方形成有第一主图样104的层不同的层上和/或上方以与第一主图样104垂直的方向形成第二主图样107。可以在其上和/或上方形成有第二主图样107的层上和/或上方以与第二主图样107平行的方向形成第二虚拟图样108。

在根据图3和图4的实例所示的实施例的半导体器件中，由于第二主图样107的形状和方向性，可以将第二虚拟图样108插入到每个金属层中。因此，可以确保插入虚拟图样的区域，以及可以增加图样密度。

例如，在图3和图4中，可以在相对于第一主图样104垂直的方向上形成作为第偶数个(或第奇数个)金属图样的第二主图样107。因此。可以在与第二主图样107平行的方向上形成第二虚拟图样108。从而，可以确保插入第二虚拟图样的区域，以及可以增加图样密度。

如图1～图4的实例所示，第一主图样104和第二主图样107中的至少一个可以是金属图样，以及第一虚拟图样105和第二虚拟图样108中的至少一个可以是金属虚拟图样，但不限于此。

可以形成电连接第一主图样104和第二主图样107的第三主图样106。第三主图样106可以是接触图样，但不限于此。可以在第一层间介电层101上和/或上方以及在第二主图样107和第二虚拟图样108上和/或上方形成第二层间介电层102。第二层间介电层102可被配置为单层或多层结构。

下面，将参照图1～图4的实例描述根据本发明实施例的半导体器件的制造方法。