[发明专利]分离半导体及其基板的方法

说明书

技术领域

本发明涉及一种分离半导体及其基板的方法，尤其是一种以湿蚀刻方式分离半导体及其基板的方法。

背景技术

外延(Epitaxy)一词源自希腊文Epi(Upon)和Taxis(Ordered)两字合并，其意义是将一种材料有秩序地排列在另一种材料上面，对半导体工业而言，外延生长不同于Czochralski拉晶程序，是指基板以外一元件工艺需要所沉积的薄膜材料。根据其发展的历史和原理可以分为：(1)液相外延(Liquid phaseEpitaxy；LPE)，(2)气相外延(Vapor Phase Epitaxy；VPE)，(3)分子束外延(Molecular Beam Epitaxy；MBE)三类。气相外延依其反应机制可区分为：(a)化学气相沉积(Chemical Vapor Deposition，CVD)和(b)物理气相沉积(Physical Vapor Deposition；PVD)两类。利用外延技术成长的半导体薄膜，不但可以控制反应的参数，使得薄膜对应成为非晶系、多晶系或单晶系晶体，而且在外延过程中可以直接将掺杂源加入，免除扩散及离子注入的手续。

然而，在半导体的外延制造过程中，由于半导体层与异质基板之间的晶格常数与热膨胀系数的差异，容易造成半导体于外延过程中产生穿透错位与热应力的问题。传统上用于外延的基板通常不具有良好的特性以用于随后的光电元件的制造工艺步骤，或不适用于半导体组件的应用。因此，便有许多半导体分离的技术相应而生。

如“Yablonovitch et al.，Appl.Phys.Lett.51，2222(1987)“的论文提出了在GaAs/AlAs的材料系统中，在组件AlAs的制造过程中需制成一些牺牲层，而这些牺牲层可通过湿化学方式溶解，以使各层结构可自基板分离。然而，此方法的侧向蚀刻速率过小，因此非常耗时。

又如专利号US 4448636的美国专利描述一种用于去除金属膜的方法，其将金属膜通过光线加热以达成去除金属膜的目的。此方法的主要技术为加热基板与金属膜之间的有机牺牲层，以蒸发有机牺牲层，随后即可去除金属膜。但是，此一发明所使用的有机牺牲层却无法用于III族氮化物的外延工艺中。

Y-F.Lu，Y.Aoyagi，Jpn.J.Appl.Phys.34，L1669(1995)提出的方法使二氧化硅(SiO2)层与砷化镓之间的有机中间层吸收光，并由此加热升温以去除二氧化硅层。

Y-F.Lu，Y.Aoyagi，Jpn.J.Appl.Phys.33，L324(1994)提出的方法通过准分子(Excimer)激光将二氧化硅条自GaAs分离。

Leonard&Bedair.Appl.Phys.Lett.68，794(1996)提出一种特定用于III族氮化物的分离方法，其通过在盐酸气体中以激光脉波对氮化镓进行蚀刻，由此以进行分离程序。

然而，上述多种方法虽可进行半导体的分离工艺，但仍有花费昂贵、可用材料种类受分离方式所限定、效率不佳、会过度破坏半导体的结构等缺陷有待克服。

发明内容

鉴于上述的发明背景中，为了符合产业上某些利益的需求，本发明提供一种分离半导体及其基板的方法可用以解决上述传统的半导体工艺未能达成的目的。

本发明的目的在于提供一种分离半导体及其基板的方法。首先，配置掩模于基板上，并退火此掩模以形成多个掩模部，再通过多个掩模部间的空隙将基板蚀刻出多个柱体，最后再分离掩模与基板，即可形成具有柱阵列的基板，其中上述的多个柱体即构成上述的柱阵列。

随后通过此一柱阵列进行外延生长半导体层，并对柱阵列进行湿蚀刻以分离此半导体层与基板，藉此以取得独立式(free-standing)的块材或薄膜。

如上所述的分离半导体及其基板的方法，其中上述柱阵列为间隔散布于该基板上的多个柱体，所述多个柱体的密度为2.2×10⁹至3×10¹⁰cm^-2，并且该柱阵列的尺度为50-300nm，其中对该柱阵列进行湿蚀刻通过注入蚀刻液于所述多个柱体间的空隙，以蚀刻该柱阵列。

如上所述的分离半导体及其基板的方法，其中上述柱阵列的形成方式，包含下列步骤：配置掩模于该基板上；快速热退火该掩模以形成多个掩模部；通过该多个掩模部间的空隙将该基板蚀刻出所述多个柱体；以及分离该掩模与该基板。

如上所述的分离半导体及其基板的方法，其中上述掩模包含镍层、银层或铂层。