[发明专利]封装基板的结构及其制法

说明书

技术领域

本发明涉及一种封装基板的结构及其制法，尤指一种能增加相邻电性连 接垫之间的线路数或缩小凸块间距的封装基板的结构及其制法。

背景技术

目前，半导体封装结构大多是将半导体芯片背面黏贴于基板本体的置晶 侧表面后进行打线接合(wire bonding)，或是将半导体芯片的主动面以覆晶接 合(Flip chip)方式与基板本体的置晶侧表面电性连接，然后再于基板本体的置 球侧表面植以锡球，以电性连接至如印刷电路板的外部电子装置。

图1A至图1D为现有半导体封装结构中，封装基板结构的制法剖面示 意图，图2A至图2D为其对应的俯视示意图。首先，请参阅图1A及2A， 提供一封装基板11，该封装基板11表面形成有一图案化金属层作为线路层 12，该图案化金属层一般由一晶种层以及一位于晶种层上的铜层层叠而成。 该线路层12包括有多个电性连接垫12a以及线路12b。如图2A所示，现行 业界制作的封装基板表面结构中，电性连接垫12a的平面形状大多制作成圆 形，并且在相邻电性连接垫12a之间形成有线路12b，以提高布线密度。然 而，在图2A所示的于一定的电性连接垫间距(pad pitch)下，受限于电性连接 垫12a的宽度(pad width)与制造过程对位偏移影响，相邻电性连接垫12a之 间的空间只能布设有一条线路12b。

接着，参阅图1B，于封装基板11上覆盖防焊层13，再利用光刻技术 (photolithography)于防焊层13中对应于所述多个电性连接垫12a形成多个防 焊层开孔13a以显露所述多个电性连接垫12a。由于对位上的问题，目前防 焊层开孔13a的尺寸大多小于电性连接垫12a的尺寸。再参阅图2B与图3， 图3为图1B及图2B的立体示意图，现行业界制作的封装基板结构中，防焊 层开孔13a的平面形状为圆形，且其尺寸略小于电性连接垫12a(以虚线表示) 的尺寸。然而，受限于光刻技术的能力，该圆形防焊层开孔13a的尺寸有一 定的限制，若该圆形防焊层开孔13a的开孔尺寸小于光微影技术的能力尺寸， 则要显影(develop)干净即产生困难。

接着，参阅图1C，于防焊层13上依序形成一晶种层(图未示)与一图案 化阻层14。该图案化阻层14对应于所述多个电性连接垫12a具有多个阻层 开口14a以显露所述多个电性连接垫12a。如图2C所示，所述多个阻层开口 14a的尺寸大于所述多个防焊层开孔13a的尺寸，且其平面形状为圆形。

最后，参阅图1D，利用电镀方式，于所述多个阻层开口14a中形成金属 凸块15，再移除该图案化阻层14以及被该图案化阻层14覆盖的晶种层(图 未示)，即完成现有的封装基板结构。该金属凸块15高于该防焊层13表面且 具有延伸出防焊层开孔13a外的突出部。如图2D所示，该金属凸块15的突 出部的平面形状为圆形。

上述附图说明，在现有技术中，于一定的垫距下，由于受限于电性连接 垫12a的尺寸，相邻电性连接垫12a之间的空间只能布设有一条线路12b。 并且，受限于刻技术对圆形开孔的能力尺寸，该防焊层开孔13a的尺寸有一 定的限制，亦限制金属凸块15之间的间距再缩小的可行性。

然而，随着电子产业的蓬勃发展，半导体封装结构朝向高集成度 (Integration)以及微型化(Miniaturization)发展，因此，如何在有限的空间下， 提高布线密度或缩小凸块间距实为业界亟待解决的课题。

发明内容

有鉴于此，本发明提供一种封装基板的结构，其电性连接垫与防焊层开 孔的平面形状均呈扁长形状，以能增加相邻电性连接垫之间的线路数或缩小 凸块间距，以满足高集成度以及微型化的需求。

本发明提供一种封装基板的结构，包括：一基板本体，其表面上具有一 线路层，该线路层具有多个电性连接垫，且所述多个电性连接垫的平面形状 呈扁长形状，以提高线路布局空间的灵活性；一防焊层，其覆盖该基板本体 上，并对应所述多个电性连接垫具有多个开孔，其中，所述多个防焊层开孔 的平面形状呈扁长形状；以及一金属凸块，配置于所述多个防焊层开孔及对 应的该电性连接垫上，于实施例中，该金属凸块使用的材料可为铜、锡、镍、 铬、钛、铜/铬合金与锡/铅合金的其中之一。

在本发明的结构中，所述多个电性连接垫的平面形状可为任何扁长形状 的图形，较佳为长方形或椭圆形。