[发明专利]具有超结结构的半导体器件及其制造方法

权利要求书

1、一种半导体器件(201，202)，包括：

硅衬底(1a)，其具有第一导电类型，具有(110)取向的表面，并且提供漏极区；

PN柱层(30a)，其由硅外延层构成，并且包括多个具有所述第一导电类型的第一柱(2n)和多个具有第二导电类型的第二柱(2p)，其中所述第一柱(2n)和所述第二柱(2p)中的每一个具有近似于长方体的形状，并且以使所述多个第一柱(2n)分别在(111)取向的表面上接触所述多个第二柱(2p)的方式，在所述硅衬底(1a)的平面方向上在所述硅衬底(1a)的(110)取向的表面上交替设置所述多个第一柱(2n)和所述多个第二柱(2p)；

沟道形成层(3)，其由硅层构成，具有所述第二导电类型，并且设置在所述PN柱层(30a)上；

多个源极区(4)，其具有所述第一导电类型，并且设置在所述沟道形成层(3)的表面部分处；以及

多个栅电极(40a，40b)，其具有近似于长方体的形状，其设置成穿透所述沟道形成层(3)，并且其设置成分别与所述多个源极区(4)邻接，其中所述栅电极(40a，40b)中的每一个具有在所述硅衬底(1a)的平面内与所述多个第一柱(2n)和所述多个第二柱(2p)的接触表面相交的侧表面。

2、根据权利要求1所述的半导体器件(201)，其中

所述多个栅电极(40a)的所述侧表面中的每一个接触所述沟道形成层(3)的(112)取向的表面。

3、根据权利要求1所述的半导体器件(202)，其中

所述多个栅电极(40b)的所述侧表面中的每一个接触所述沟道形成层(3)的(100)取向的表面。

4、根据权利要求1-3中的任何一项所述的半导体器件(201，202)，其中：

在硅衬底(1a)的平面内按照预定间隔(Pga)设置所述多个栅电极(40a，40b)；并且

所述预定间隔(Pga)小于或等于40μm。

5、根据权利要求4所述的半导体器件(201，202)，其中

所述预定间隔(Pga)小于或等于20μm。

6、根据权利要求4所述的半导体器件(201，202)，其中

所述预定间隔(Pga)大于或等于5μm。

7、根据权利要求6所述的半导体器件(201，202)，其中

所述预定间隔(Pga)大于或等于10μm。

8、一种半导体器件(201，202)的制造方法，包括：

制备硅衬底(1a)，其具有第一导电类型，具有(110)取向的表面，并且提供漏极区；

在所述硅衬底(1a)的所述(110)取向的表面上形成第一外延层(2na)，其中所述第一外延层(2na)具有第一导电类型，并且由硅构成；

以在所述硅衬底(1a)的平面内设置多个沟槽(Tr)的方式，在所述第一外延层(2na)中形成所述多个沟槽(Tr)，所述沟槽(Tr)中的每一个具有近似于长方体的形状，并且所述沟槽(Tr)中的每一个具有(111)取向的侧壁，其中剩余的第一外延层(2na)提供多个通过所述多个沟槽(Tr)而彼此分隔开的第一柱(2n)；

形成第二外延层(2pa)以便填充所述多个沟槽(Tr)，其中所述第二外延层(2pa)由硅构成且具有第二导电类型，并且第二外延层(2pa)提供分别在(111)取向的表面上接触所述多个第一柱(2n)的多个第二柱(2p)；

在所述多个第一柱(2n)和所述多个第二柱(2p)上形成沟道形成层(3)，其中所述沟道形成层(3)具有第二导电类型，并且由硅层构成；

在所述沟道形成层(3)的表面部分处形成具有第一导电类型的多个源极区(4)；

以使多个栅电极(40a，40b)穿透所述沟道形成层(3)以便分别与所述多个源极区(4)邻接的方式，形成具有近似于长方体的形状的所述多个栅电极(40a，40b)，并且所述多个栅电极(40a，40b)的侧表面在所述硅衬底(1a)的平面内与所述多个第一柱(2n)和所述多个第二柱(2p)的接触表面相交。

9、根据权利要求8所述的方法，其中

以使所述多个栅电极(40a)的所述侧表面中的每一个接触所述沟道形成层(3)的(112)取向的表面的方式来形成所述多个栅电极(40a)。