[发明专利]聚合物薄膜中的自对准通孔的制造

说明书

技术领域

本发明涉及在印刷电路中使用的有机晶体管，更具体而言涉及在聚合物电介质中制造通孔以将一个导电层与另一个相连的方法。

背景技术

已经为很多应用提出了有机场效应晶体管(oFET)，这些应用包括显示器、电子条型码和传感器。有机材料的低成本工艺、大面积电路和化学活性属性是使oFET在各种应用中变得重要的主要驱动力。这些目标中的很多目标取决于利用诸如苯胺印刷、凹版印刷、丝网和喷墨印刷的印刷技术的制造方法。

过去已经证明了印刷顶栅极和底栅极结构的晶体管和电路。通常，这种系统由柔性衬底上的印刷半导体、电介质和栅极导体构成。

现在参考图1，示出了一种顶栅极底接触有机MIS晶体管100的截面图。在绝缘衬底112上沉积并图案化用于晶体管源极和漏极的两个导体区101和102。导电区101和102之间的间隙被称为“沟道”，在图1中由103表示。在导电区101和102上沉积半导体层104。该半导体层必须覆盖沟道103，但可以存在或不存在于晶体管的其他区域中。在图1中，未除去半导体。

在半导体层104以及源极101和漏极102的顶部上沉积电介质材料薄膜106。也可以在其他区域中沉积或不沉积电介质106。然而，电介质106不可以存在于源极或漏极要连接到电介质的顶部上的导电迹线的任何区域中。

在电介质106的顶部上沉积并图案化导电膜108以形成晶体管的栅极，所述栅极必须完全覆盖沟道区103。还可以在其他区域中图案化该导电层，所述其他区域用作晶体管之间适当的连接。如相关电路设计所规定的那样，该导电层108必须接触源极/漏极层101/102。参考图1中的实例，源极101与导电层110接触，而漏极102与导电层111接触。根据电路结构，还可以在源极/漏极导电层与栅极层108之间形成电连接，其中源极/漏极层101/102上的金属不必用作晶体管的源极或漏极，而是用作互连。

将栅极导电层电连接到源极-漏极导电层的孔113和114被称为“通孔”。在现有技术中，可以通过利用标记或荫罩(shadow mask)不在这些区域中沉积电介质来制作这些孔。或者，为了确定通孔，使用诸如光刻的减成工艺(subtractive process)，随后通过化学、物理或反应离子方法进行蚀刻。

图案化需要精确的对准，从而将通孔与电介质上方和电介质下方的导体精确对准，以获得良好的电接触。此外，电介质中的不均匀性将会导致电介质上方和下方的导电层的不可靠的隔离，造成不期望的电连接。

在一些情况下，在将具有两种不同形状的特征彼此靠近印刷时，一个印刷区域可能会从另一个区域提取材料，导致材料分布不均匀，损害均匀性。随着需要印刷大量更小特征的电路的复杂性增大，这些不希望出现的现象更加严重。

因此，希望有一种利用低成本印刷技术的实用的可缩放工艺，其可以避开现有技术的上述限制，以在印刷有机场效应晶体管电路中在栅极金属层和源极/漏极金属层之间提供电接触。

发明内容

根据本发明，公开了一种低成本且高效的制造方法，该方法可以在电介质聚合物膜中制造自对准通孔，该通孔在顶部导体和底部导体之间提供电连接。

该工艺是通过如下方式实现的：在第一图案化导电层上印刷导电柱，随后沉积未图案化的层电介质，随后沉积第二图案化导电层。

在一个实施例中，在沉积电介质之后但在沉积第二导电层之前，在对柱进行闪光退火(flash annealing)期间形成通孔。在该工艺中，利用闪光对柱材料进行退火，造成能量释放，从而除去柱顶部上的电介质。

在另一个实施例中，选择柱材料，使得在对柱材料进行退火期间挥发反应使电介质被除去。在这种情况下，在电介质沉积之前不固化或仅部分固化柱材料。

在又一个实施例中，选择这些导电柱以使其包括排斥电介质材料的材料。在本实施例中，在电介质之前可以固化、部分固化或不固化柱材料，该工艺选择使电介质材料对柱材料的排斥属性最大化。

特别适于柱材料选择的材料为纳米颗粒导电油墨。通常在纳米颗粒油墨的固化温度下对电介质材料进行退火。

可以将本发明的方法普遍地用于在大部分的聚合物薄膜中制造通孔。

附图说明

在附图中以举例的方式而非限制性的方式例示了本发明，其中相同的参考标记表示相同的元件，其中：

图1示出根据现有技术的有机FET晶体管的截面图，其包括绝缘衬底、有机聚合物膜、电介质层、通孔和导电栅极；

图2-4和9-11为在根据本发明的印刷有机FET电路中形成通孔的顺序工艺步骤，其中：