[发明专利]制造记忆体的方法、记忆装置及操作存取记忆装置的方法

说明书

技术领域

本发明涉及一种记忆体的结构与其制造方法和操作方法，特别是涉及一种制造记忆体的方法、记忆装置及操作存取记忆装置的方法。

背景技术

动态随机存取记忆体(dynamic random access memory，DRAM，即动态随机存取内存)是一主要半导体产品，其是应用在电脑核心记忆体与许多其他电子消费装置中。动态随机存取记忆体记忆单元中两种常使用的布局设计是平面记忆单元与堆叠记忆单元。在一平面记忆单元(本文中的单元，即为胞，即记忆体的每一个储存单元称做记忆元或记忆胞(Cell)，胞即为单元，以下均称为单元)结构中，该记忆单元是由该基板开始建构。该记忆单元的电容是由位在该多晶硅记忆单元板与该基板之间的一介电二氧化硅层所形成。在一堆叠记忆细单元结构中，该记忆单元如同该平面记忆单元是由该基板开始建构。而该介电层是部分夹于两层多晶硅之间，以产生一大面积的电容表面。

请参阅图1所示，是一现有传统的平面电容动态随机存取记忆体的结构示意图，是绘示现有习知技术的具有1位元记忆单元的一平面电容动态随机存取记忆体100的示意图。该记忆体结构100，包含一金氧半(MOS)电晶体101与一电容103。该记忆体结构100包含具有n+杂质扩散区域105的一p-型基板102。一通道氧化物层104是形成在p-型基板102作为MOS电晶体101的一源极105a与一漏极105b的n+杂质区域105之上。一多晶硅层106是形成在该通道氧化物层104之上。该多晶硅层的一第一部位106a作为MOS电晶体101的一控制栅极(栅极即为闸极，本文均称为栅极)之用。而该多晶硅层的一第二部位106b形成该储存电容103的部分。该记忆结构可被配置在一个或多个阵列中。在此等配置中，每一电容103功能为可储存一记忆位元的一记忆元件。每一MOS电晶体101通过字元线、位元线及感测放大器(未示)来控制该记忆储存元件的写入、擦除及读取，就如同本领域技术人员所熟知。因为消费性电子产品密度增加的需求，记忆装置有必要在记忆晶片中占更少的空间。然而，为了维持资料侦测和保留，在该储存电容的大小上能有较少的着墨点，使得采用传统的动态随机存取记忆体要增加密度是非常的困难。

请参阅图2所示，是绘示一现有传统的绝缘层上覆硅(SOI)捕捉动态随机存取记忆体的结构示意图，是绘示现有习知技术的具有1位元记忆单元的一无电容绝缘层上覆硅(SOI)捕捉动态随机存取记忆体200的示意图。该记忆结构200，包含一p-型基板202。一氧化物层204(例如：二氧化硅)形成于该p-型基板202之上，以及一硅层206形成于该氧化物层204之上，已完成该绝缘层上覆硅(SOI)(硅-绝缘-硅)多层结构。该硅层包含n+杂质扩散区域205，而做为一源极205a与一漏极(本文中的漏极，即为汲极，以下均称为漏极)205b之用。一氧化物层208形成于该硅层206之上，以及一栅极氧化物层210形成于该氧化物层208之上。而该栅极氧化物层210做为一控制栅极之用。在操作上，施加控制电压于该控制栅极、源极和漏极，而从该硅层206注射或移除电荷载子。该电荷是被“捕捉”在该硅层206，而不是被储存在一储存电容。该硅层206(或称浮动体)做为一电荷储存层之用。举例来说，记忆装置200的该绝缘层上覆硅多层结构可以使用一氧气离子束布植制程来形成一埋入的二氧化硅层。替代的方式，可以使用晶圆接合制程或其他在现有习知技术中所熟知的方法之一来达成。该无电容绝缘层上覆硅结构200比起图1所示的平面电容动态随机存取记忆体100需要更少的空间，但仍是需要一种更简单的记忆结构制程。此外也因为消费性电子产品密度增加的需求，需要对每一记忆单元可储存超过1位元资料的记忆装置。