[发明专利]一种低功耗并行的小波变换的VLSI结构

说明书

技术领域

本发明涉及VLSI设计技术领域，在视频、图像编码标准中离散小波变换的的硬件实现结构，特别涉及一种低功耗并行的小波变换的VLSI结构。

背景技术

近年来，随着计算机与数字通信技术的迅速发展，特别是网络和多媒体技术的兴起，图像编码与压缩技术受到了越来越多的关注。同时在通信带宽和存储容量的限制下，对图像进行编码与压缩显得非常重要。小波变换具有良好的时频特性，克服了传统DCT编码在低比特率时会产生方块效应的弊端，并可灵活的实现多种功能。所以它在静态和动态图像压缩领域得到了广泛的应用，己经成为新一代静止图像压缩标准JPEG2000的核心变换技术，而且有在未来的视频压缩标准中替代DCT变换的趋势。但是其计算量大，难于满足实时处理的要求，所以小波变换的硬件实现结构成为了国内外的研究热点。

早期，进行DWT计算时，应用最广泛的是Mallat算法，它采用滤波器组技术降低了计算的复杂性。最近，很多采用提升算法的结构被提出来，整个小波滤波过程被分解为几个提升步骤实现，和传统的基于滤波器组技术相比，计算的复杂度降低了一半。根据性能评测，二维离散小波变换(2D-DWT)对外部存储器的访问消耗了整个设计近80％的功耗，所以减少2-D DWT硬件实现时对外部存储器的访问变成了一个关键问题。基于行缓存的VLSI结构，通过增加几个行缓存，有效地减少了对外部存储器的访问，从而达到降低功耗的目的。但是，额外增加的行缓存增加了芯片的面积和控制的复杂度。

发明内容

本发明的目的是，提出了一种基于提升算法的低功耗并行的小波变换的VLSI结构，通过增加移位寄存器/延迟单元和数据流选择器，使结构中的主要计算部件时分复用，可以同时处理两行数据，运算部件一直处于工作状态，硬件利用率提高到100％，通过增加嵌入式边界对称扩展电路降低了运算量和片上需要的缓存，同时减少了对外部存储器的访问，降低了整个设计的功耗，增加了面积的有效率。

为实现上述目的，本发明提出了一种基于提升算法的低功耗并行的小波变换的VLSI结构，该结构在直接实现的小波变换的VLSI结构中，数据流的每个加法器前，串联两个并联的延迟单元/移位寄存器和一个数据流选择器；其作用是使主要的运算单元分时复用，硬件的利用率达100％，性能得到大幅提高。

作为低功耗并行的小波变换的VLSI结构的改进还包括，在每组两个并联的延迟单元/移位寄存器和一个数据流选择器的结构上并联一个嵌入式边界扩展电路；所述的嵌入式边界扩展电路，是由一个边界数据扩展选择器和一个加法器串联构成；其作用是降低了运算量和片上缓存的使用量，减少了对外部存储器的访问降低了整个芯片的功耗。

本发明提出的一种基于提升算法的低功耗并行的小波变换的一维VLSI结构，该结构在直接实现的一维小波变换的VLSI结构中，在数据流的每个加法器前，串联两个并联的延迟单元/移位寄存器和一个数据流选择器。

作为低功耗并行的一维小波变换的VLSI结构的改进还包括，在每组两个并联的延迟单元/移位寄存器和一个数据流选择器的结构上并联一个嵌入式边界扩展电路，所述的嵌入式边界扩展电路，是由一个边界数据扩展选择器和一个加法器串联构成。

本发明提出的一种基于提升算法的低功耗并行的二维离散小波变换的VLSI结构，所述结构包括：

(1)行处理器，是在直接实现的一维离散小波变换的VLSI结构中，在数据流的每个加法器前，串联两个并联的延迟单元/移位寄存器和一个数据流选择器构成的；

(2)列处理器，是在直接实现的一维离散小波变换的VLSI结构中，在数据流的每个加法器前，对应于行处理器串联两个并联的移位寄存器/延迟单元和一个数据流选择器构成的；

其作用使主要的运算单元分时复用，硬件的利用率达100％，性能得到大幅提高；行、列处理器并行工作，行处理器输出的结果不需要经过中间缓存直接送到列处理器的输入，当行处理器输入的第一组数据，经过行处理器的提升步骤输出小波系数时，列处理器开始启动工作，即行列处理器在几个时钟周期内先后开始启动，并在后面的处理过程中保持并行工作。

作为上述低功耗并行的二维离散小波变换的VLSI结构的改进，还包括在每组两个并联的延迟单元/移位寄存器和一个数据流选择器的结构上并联一个嵌入式边界扩展电路；所述的嵌入式边界扩展电路，是由一个边界数据扩展选择器和一个加法器串联构成。

其作用是降低了片上缓存的使用量，减少了对外部存储器的访问降低了整个芯片的功耗。

本发明的优点在于，