[发明专利]基于块的视频解码的帧存储压缩和地址映射系统

说明书

技术领域

“基于块的视频解码的帧存储压缩和地址映射系统”直接应用的技术领域是对采用基于块的视频编解码标准进行压缩的视频序列进行解码的优化设计。本发明所述的方法对解码过程中的参考帧数据存储进行优化，减少了存储器的行激活次数和读写次数，从而降低了视频解码系统的功耗，充分利用了有限的带宽资源。

背景技术

随着视频编解码技术的发展，多媒体业务的种类越来越多，应用也越来越广泛，比如数字电视，移动电视，MP4，数码相框等都和人们的生活息息相关。在众多视频编解码标准中，大多采用了基于块的压缩方法，例如MPEG-2、H.264等；同时，这两种标准也是当前应用最广泛的视频编解码标准。MPEG-2应用于DVD存储，数字电视广播等领域，而H.264主要应用于便携式的多媒体设备如MP4等消费电子类产品。

近年来电路的处理能力快速增强，对视频的处理也已经向标清和高清(1920×1080)迈进，所处理的数据量急剧增加。而相比CMOS电路计算能力的发展速度，存储器的速度发展显得比较落后(见文献Susan L.Graham，Marc Snir，and Cynthia A.Patterson，“Getting up to speed：The Future of Supercompting，”The National Academies Press，Washington，D.C.，2004)。在视频解码过程中，需要保存参考帧图像的数据信息以支持后续解码过程，即需要对大量数据进行存储和读取操作，所需的存储带宽较高，而存储器所消耗的能量在系统中的比重也较大，因此对存储器的操作常常构成视频解码器设计的瓶颈。

多数多媒体处理系统通常以SDRAM(同步动态随机存取存储器)作为片外存储器，解码过程中的参考帧存储和显示之前的数据缓存都通过SDRAM来实现。视频解码过程中需要的存储带宽主要来自重建数据写回，参考帧数据读取，帧图像显示和读取输入压缩码流四部分操作，其中前三部分一般都是通过和SDRAM进行数据交互完成的，需要对SDRAM进行大量的读、写以及行激活等操作，从而对存储数据带宽提出了很高的要求。一般情况下，一个支持HDTV分辨率(1920×1080)，帧率为30帧每秒的MPEG-2解码器需要的存储数据带宽大于2Gbps，而同样的H.264解码器在最坏情况下需要的带宽可达10Gbps(见文献K.Kawakami，M.Kuroda，H.Kawaguchi，and M.Yoshimoto，“Power and Memory Bandwidth Reduction of an H.264/AVC HDTV Decoder LSI with Elastic Pipeline Architecture，”Proceedings of Asia and South Pacific Design Automation Conference(ASP-DAC′07)，2007.)。

视频解码中对存储器的操作不仅需要很高的数据带宽，也会消耗系统中很大一部能量。存储器的能耗主要包括动态能耗和静态能耗两部分，公式为： 其中M为存储器的bank(存储阵列)数目；而且静态功耗为其处于空闲状态的功耗，公式为： 动态功耗以读写和行激活，充电操作的功耗为主，公式为， 其中 为读/写的次数(见文献Seong-II Park，Yongseok Yi，and  In-Cheol Park，“High Performance Memory Mode Control for HDTV Decoders”，IEEE Transactions on Consumer Electronics，Vol.49，No.4，pp.134-1353，2003.)。在当前的技术水平下，基于Micron公司的SDRAM模型，视频解码过程中存储器部分消耗的能量占视频解码系统能量的很大一部分(见文献SDRAM System-Power Calculator， http://www.micron.com/systemcalc.)。因此减少对片外存储器的操作，可以减少系统的能耗也能够降低视频解码所需要的存储带宽。