[发明专利]半导体器件、p型MOS晶体管及其制作方法

权利要求书

1.一种半导体器件的制作方法，其特征在于，包括如下步骤：

提供半导体衬底，半导体衬底包括高压器件区域，高压器件区域的半导体衬底上依次形成有栅介质层和栅极；

以栅介质层和栅极为掩膜，在高压器件区域的p型MOS晶体管区域的半导体衬底内进行氟离子注入；

以栅介质层和栅极为掩膜，在高压器件区域的p型MOS晶体管区域的半导体衬底内进行低掺杂离子注入；

进行快速热退火，在高压器件区域的p型MOS晶体管区域的半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围，以抑制负温度偏压不稳定性效应；

在高压器件区域的栅介质层和栅极两侧形成侧墙；

在高压器件区域的半导体衬底内形成重掺杂源/漏区。

2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述形成重掺杂源/漏区包括至少一道离子注入步骤。

3.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，所述氟离子注入的能量范围为2至40KeV，剂量范围为2E13至2E15cm^-2，角度范围为0至30°。

4.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，所述快速热退火的温度范围为900℃至950℃，退火时间为10至60秒。

5.一种半导体器件，包括：

半导体衬底，所述半导体衬底包括高压器件区域；

依次位于高压器件区域的半导体衬底上的栅介质层和栅极、以及位于栅介质层和栅极的两侧的侧墙；

位于高压器件区域的p型MOS晶体管区域的半导体衬底内的低掺杂源/漏区和重掺杂源/漏区；

其特征在于，还包括：

位于高压器件区域的p型MOS晶体管区域的半导体衬底内的氟离子注入区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围，以抑制负温度偏压不稳定性效应。

6.根据权利要求5所述的半导体器件，其特征在于，所述氟离子注入区通过注入氟离子形成，注入能量范围为2至40KeV，注入剂量范围为2E13至2E15cm^-2，注入角度范围为0至30°。

7.一种p型MOS晶体管的制作方法，其特征在于，包括如下步骤：

提供半导体衬底，半导体衬底上依次形成有栅介质层和栅极；

以栅介质层和栅极为掩膜，在半导体衬底内进行氟离子注入；

以栅介质层和栅极为掩膜，半导体衬底内进行低掺杂离子注入，所述低掺杂离子为p型；

进行快速热退火，在半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围，以抑制负温度偏压不稳定性效应；

在栅介质层和栅极的两侧形成侧墙；

在半导体衬底内形成重掺杂源/漏区，所述重掺杂源/漏区为p型。

8.根据权利要求7所述的p型MOS晶体管的制作方法，其特征在于，所述氟离子注入的能量范围为2至40KeV，剂量范围为2E13至2E15cm^-2，角度范围为0至30°。

9.根据权利要求7所述的p型MOS晶体管的制作方法，其特征在于，所述快速热退火的温度范围为900℃至950℃，退火时间为10至60秒。

10.一种p型MOS晶体管，包括：

半导体衬底；

依次位于半导体衬底上的栅介质层和栅极、以及位于栅介质层和栅极的两侧的侧墙；

位于半导体衬底内的p型的低掺杂源/漏区和重掺杂源/漏区；

其特征在于，还包括：

位于半导体衬底内的氟离子注入区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围，以抑制负温度偏压不稳定性效应。

11.根据权利要求10所述的p型MOS晶体管，其特征在于，所述氟离子注入区通过注入氟离子形成，注入能量范围为2至40KeV，注入剂量范围为2E13至2E15cm^-2，注入角度范围为0至30°。