[发明专利]半导体器件、p型MOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件、p型MOS晶体管及其制作方法。

背景技术

随着工艺的发展，器件尺寸的不断缩小，p型MOS晶体管受负温度偏压不稳定性效应(NBTI)的影响而失效的现象愈来愈严重，NBTI效应成为影响器件可靠性的一个焦点问题。所述NBTI是指在高温下，在应力作用下，p型MOS晶体管的阈值电压发生漂移，因此NBTI是一项重要的可靠性要求。随着互连的小型化的进一步发展，栅介质层倾向于变的更薄，以至于NBTI效应需要进一步改进。

当前，尽管NBTI确切的原因还没被阐明，但已知的经验表明，当栅介质层中的Si-H键浓度较高时NBTI效应增强，引起半导体器件性能的退化也更强。

图1给出引发MOS晶体管的NBTI的原理，所述MOS晶体管包括：半导体衬底100；依次位于半导体衬底100上的栅介质层103和多晶硅栅104；位于栅介质层103上和多晶硅栅104两侧的L形的第一侧墙绝缘层105和第二侧墙绝缘层107；位于第二侧墙绝缘层107两侧的半导体衬底100中的低掺杂源/漏极106和源/漏极108；位于多晶硅栅104、源/漏极108顶部的金属硅化物层109；覆盖于第二侧墙绝缘层107和金属硅化物层109上的第一层间绝缘层110；位于第一层间绝缘层110上的第二层间绝缘层111；位于第二层间绝缘层111中的对着金属硅化物层109位置的接触栓塞113；以及位于第二层间绝缘层111上的对着接触栓塞113位置的互连垫层114。

在实际工艺中，第二侧墙绝缘层107和第一层间绝缘层110通常采用氮化硅，而氮化硅一般采用硅烷(SiH4)、乙硅烷(Si2H6)等作为源气体，采用氮气(N₂)或者氨气(NH₃)作为氮源气体来制备，因此在第二侧墙绝缘层107和第一层间绝缘层110中会含有大量的Si-H键，并且从这些Si-H键分离的H离子朝栅介质层103迁移。在SiO₂栅绝缘层中或者在氮化物层与半导体衬底100之间的界面处，存在Si悬挂键，形成载流子俘获的状态，为了减少Si悬挂键，通常在400至450℃左右的温度下在氢气氛下退火，用H终止悬挂键。在高温和应力作用下，这些Si-H键容易断裂，释放的游离氢到达栅介质层103，将与氢终止的Si悬挂键的氢起反应，并且从中去除氢，留下一个Si悬挂键，导致界面态密度的增加，使MOS晶体管的阈值电压发生漂移。

现有技术公开了一种抑制NBTI效应的方法，通过降低第二侧墙绝缘层107或第一层间绝缘层110中的Si-H键的含量至1×10²¹cm^-3，降低NBTI效应对MOS晶体管的寿命的影响。

在申请号为200610071764的中国专利申请中还可以发现更多与上述技术方案相关的信息。

然而，在上述技术方案中，由于在氧化和退火工艺过程中使用氢气，因而在形成氧化硅的时候在硅氧界面总是会存在一定的Si-H键，很难彻底去除，这些Si-H键将使NBTI效应增强，影响MOS晶体管的性能。

而且半导体衬底与栅介质层界面的这些Si-H键还会带来另一个问题，那就是在强电场存在时极易遭受热电子的轰击而断裂，形成大量电子陷阱，从而会严重影响半导体器件特性及可靠性，尤其在高压器件即输入输出器件中，由于电场很强，这些缺陷更易发生雪崩碰撞电离而引起的热电子注入效应。

发明内容

本发明解决的问题是提供一种半导体器件、p型MOS晶体管及其制作方法，以抑制负温度偏压不稳定性效应。

为解决上述问题，本发明提供一种半导体器件的制作方法，包括如下步骤：提供半导体衬底，半导体衬底包括高压器件区域，高压器件区域的半导体衬底上依次形成有栅介质层和栅极；以栅介质层和栅极为掩膜，在高压器件区域的p型MOS晶体管区域的半导体衬底内进行氟离子注入；以栅介质层和栅极为掩膜，在高压器件区域的p型MOS晶体管区域的半导体衬底内进行低掺杂离子注入；进行快速热退火，在高压器件区域的p型MOS晶体管区域的半导体衬底内形成氟离子注入区和低掺杂源/漏区，所述氟离子注入区位于低掺杂源/漏区上方且被其包围；在高压器件区域的栅介质层和栅极两侧形成侧墙；在高压器件区域的半导体衬底内形成重掺杂源/漏区。

可选地，所述形成重掺杂源/漏区包括至少一道离子注入步骤。

可选地，所述氟离子注入的能量范围为2至40KeV，所述注入氟离子的剂量范围为2E13至2E15cm^-2，所述注入氟离子的角度范围为0至30°。