[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。

背景技术

金属氧化物半导体(MOS)器件由于其低功耗、快速响应等特性而被广泛的应用。典型的MOS器件包括栅极、源极和漏极。

随着半导体制造工艺的不断进步，栅极尺寸越来越小，源漏极尺寸和结深越来越浅，形成源漏极的离子注入工艺的能量不断减小，导致形成的源漏极与半导体衬底交界处的离子浓度梯度增大，使得形成的源漏结电容(Junction Capacitance)变大，导致器件的漏电流更加严重。

为消除MOS器件结电容较大，改善漏电流的问题，提高MOS器件的性能，在专利号为US 6,767,778B2的美国专利中，公开了一种MOS器件中的源极和漏极的形成方法，能够减小源极和漏极的结电容。图1为与所述的美国专利公开的方法相应的MOS器件的剖面结构示意图。

请参考图1，提供半导体衬底10，在所述半导体衬底10上形成有栅极氧化层14，在所述栅极氧化层14上形成有多晶硅层16和硅化物层17，在所述硅化物层17上形成有覆盖氧化层18。在所述多晶硅层16、硅化物层17和覆盖氧化层18形成的栅极结构侧壁和顶部形成有薄氧化层20。

接着，通过离子注入在所述栅极结构侧壁的半导体衬底10中形成轻掺杂区域30，其掺杂离子是磷或砷。

然后，在所述栅极结构侧壁形成侧壁层22，所述侧壁层22为氮化硅。

再接着，以所述栅极结构和侧壁层22作为掩膜层，执行第一步重掺杂工艺，形成重掺杂区域24。掺杂离子为N型离子，掺杂的剂量为1e¹⁴至1e¹⁶cm^-2，能量为1至50KeV。执行第一步重掺杂工艺后，执行第二步掺杂工艺，形成掺杂区26，掺杂离子与第一步掺杂工艺相同，掺杂的剂量为1e¹²至1e¹⁴cm^-2，能量为30至100KeV。

所述的两步源极和漏极的掺杂工艺中，第二步掺杂工艺的能量较第一步大，而剂量较源漏的离子注入工艺小，以此减小源漏极与半导体衬底交界处的离子浓度梯度，然而，由于第二步掺杂工艺能量较大，而栅极介质层(栅极氧化层14)较薄(例如，在90纳米技术节点，所述栅极介质层的厚度已经小于30A)，所述的第二步掺杂工艺中的掺杂离子会击穿所述的栅极介质层进入导电沟道中，导致形成的半导体器件的稳定性下降。

发明内容

本发明提供一种半导体器件的制造方法，能够减小形成的器件的源极和漏极的结电容，且能够改善由于掺杂离子击穿栅极介质层引起的半导体器件的稳定性下降的问题。

本发明提供的一种半导体器件的制造方法，包括：

在半导体衬底中形成阱区；

在所述阱区上形成栅极介质层和栅极，在所述栅极侧壁形成侧壁层；

对所述侧壁层侧壁的阱区执行第一步离子注入，在所述栅极侧壁的阱区中形成源极和漏极；

在第一步离子注入工艺之后，执行第二步离子注入；

其中，所述第二步离子注入工艺中注入的离子与第一步注入的离子同为N型或P型；

所述第二步离子注入工艺的注入能量大于所述第一步能量，剂量小于所述第一步的剂量；

其中，在形成栅极介质层之前，形成阱区之后，进一步包括对所述阱区执行预掺杂工艺，用于中和抵消所述第二步离子注入工艺中穿透所述栅极介质层而进入N阱区的离子。

可选的，所述第二步离子注入工艺中注入的离子与所述预掺杂工艺注入的离子为不同类型的离子。

可选的，所述预掺杂工艺中掺杂的剂量值为第二步的剂量值的五分之一至二十分之一。

可选的，在所述半导体衬底中形成阱区之后、形成栅极介质层之前，进一步包括：调整阈值电压的离子注入工艺。

可选的，所述预掺杂工艺在所述调整阈值电压的离子注入工艺之前或之后进行，或所述预掺杂工艺与所述调整阈值电压的离子注入工艺分别进行。

可选的，所述预掺杂工艺中离子注入的能量与调整阈值电压的离子注入工艺中的能量相同。

可选的，当所述预掺杂工艺在所述调整阈值电压的离子注入工艺之前或之后进行时，所述预掺杂工艺与所述调整阈值电压的离子注入工艺原位进行或在不同的工艺腔中分别进行。

可选的，所述第二步离子注入工艺分为至少两次执行，随着次数增加，注入的能量增大，剂量减小；

且相应的，预掺杂工艺也分为至少两次执行，所述预掺杂工艺的次数与第二步离子注入工艺的次数相同。

可选的，所述预掺杂工艺中注入的离子为硼。