[发明专利]掺杂方法及LDD掺杂区的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种掺杂方法及LDD掺杂区的形成方法。

背景技术

随着互补金属氧化物半导体晶体管制造技术的不断发展，集成度越来越高，其栅极的线宽也越做越小，栅极下方导电沟道的长度也不断的减小。

为避免或抑制导电沟道长度缩短引起源极和漏极之间的漏电流，业界引入轻掺杂漏极(Light Doped Drain，LDD)注入工艺，即在进行源极和漏极的重掺杂之前，先用分子量较大的离子进行浅结注入。

在公开号为CN 1983529A的中国专利申请文件中，公开了一种LDD离子注入的方法。在其公开的方法中，将LDD工艺分别为多次进行，并将较高能量的离子注入在栅的氧化硅侧墙形成前进行，而能量较低的离子注入放在栅的氧化硅侧墙以后来完成，以此增大LDD结的击穿电压，减小热载流子效应。

然而，随着器件的尺寸不断的缩小，需要LDD注入工艺形成的结深也越来越浅，所述的方法已经不能满足器件尺寸减小对LDD工艺结深的要求。

发明内容

本发明提供一种掺杂方法及LDD掺杂区的形成方法，以解决现有LDD注入工艺形成的结深较深的问题。

本发明提供的一种掺杂方法，包括：

提供半导体衬底；

对所述半导体衬底执行离子注入工艺，形成掺杂区；

在所述掺杂区表面形成包含点缺陷的膜层；

对形成有所述膜层的半导体衬底执行退火工艺。

可选的，形成所述包含点缺陷的膜层的方法如下：在所述掺杂区表面形成介质层，在形成所述介质层的过程中，所述介质层与所述掺杂区表面材料作用，从而形成具有点缺陷的膜层。

可选的，进一步包括：在执行退火工艺之后去除所述的介质层。

可选的，所述介质层为氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅中的一种。

可选的，所述介质层为氧化硅，其形成工艺为高温炉管氧化、快速热退火氧化或原位水蒸气产生氧化中的一种。

可选的，所述氧化硅层的厚度小于

可选的，在所述掺杂区表面形成包含点缺陷的膜层的方法如下：用等离子体轰击所述掺杂区表面。

可选的，所述点缺陷包括空位或间隙。

可选的，所述退火为高温炉管退火或快速热退火。

本发明还提供一种LDD掺杂区的形成方法，包括：

提供具有栅极的半导体衬底；

对所述栅极侧壁的半导体衬底执行轻掺杂工艺，形成掺杂区；

在所述掺杂区表面形成包含点缺陷的膜层；

对所述具有点缺陷的膜层的半导体衬底执行退火工艺；

可选的，形成所述包含点缺陷的膜层的方法如下：在所述掺杂区表面形成介质层，在形成所述介质层的过程中，所述介质层与所述掺杂区表面材料作用，形成具有点缺陷的膜层。

可选的，进一步包括：在执行退火工艺之后去除所述的介质层。

可选的，所述介质层为氧化硅，其形成工艺为高温炉管氧化、快速热退火氧化或原位水蒸气产生氧化中的一种。

可选的，在所述掺杂区表面形成包含点缺陷的膜层的方法如下：用等离子体轰击所述掺杂区表面。

可选的，所述点缺陷包括空位或间隙。

与现有技术相比，本发明具有以下优点：

通过在离子注入工艺之后，退火工艺之前，在离子注入形成的掺杂区上形成包含点缺陷的膜层，然后再进行退火工艺；通过退火工艺使掺杂区的杂质离子向所述膜层的点缺陷处扩散，可抑制或减少掺杂区的杂质离子向半导体衬底的深处扩散，达到减小形成的掺杂区结深的目的。

附图说明

图1本发明的掺杂方法实施例的流程图；

图2至图5为本发明的掺杂方法的实施例各步骤相应的结构的剖面示意图；

图6至图12为本发明的LDD掺杂区的形成方法的实施例各步骤相应的结构的剖面示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

随着半导体集成电路制造工艺的不断进步，栅极的线宽越来越小，相应的，其掺杂区的结深也要求越来越浅。本发明提供一种掺杂的方法，能够形成结深较浅的掺杂区。

图1为本发明的掺杂方法实施例的流程图。

请参考图1，步骤S100为提供半导体衬底。

步骤S110为对所述半导体衬底执行离子注入工艺，形成掺杂区。

步骤S120为在所述掺杂区表面形成包含点缺陷的膜层。

步骤S130为对形成有所述膜层的半导体衬底执行退火工艺。