[发明专利]一种扫描链诊断向量生成方法和装置及扫描链诊断方法

说明书

技术领域

本发明涉及逻辑集成电路的故障定位方法，尤其涉及一种逻辑集成电路中扫描链故障的诊断向量生成方法和装置及扫描链诊断方法。

背景技术

扫描技术是一种广泛采用的结构化可测试性设计(Design ForTestability，DFT)技术。基于扫描的逻辑诊断已经成为量产加速阶段(yieldramp-up)不可缺少的手段。通过逻辑诊断可以帮助失效分析设备快速寻找到引起失效的缺陷位置，从而加速失效分析过程。

扫描技术是在逻辑集成电路中插入一种称为扫描链的移位寄存器结构，通过扫描链可以非常方便地实现测试数据的有效传递以及芯片内部状态的有效导出。

插入了扫描链的逻辑集成电路有两种工作模式：由测试使能(Scan Enable)控制的测试模式和工作模式。在测试模式下，扫描链接通，可以检测逻辑集成电路的输出和扫描链上的扫描单元的输出(即伪输出)；而在工作模式下，扫描链被旁路，逻辑集成电路按照原来的结构工作。

在逻辑集成电路器件内部实现的扫描又分为“全扫描”和“部分扫描”两种。全扫描是将电路中所有的时序单元都置换为扫描单元，并且接入一个或者多个扫描链中，这样可以非常容易地实现故障的控制和传导。部分扫描则是选择性地组成扫描链，比如可以将关键路径上的时序单元以及难于满足扫描结构要求的单元排除在扫描链之外，以确保芯片满足面积和性能方面的要求。

扫描测试的实施过程是：

(1)测试综合；

读入芯片的电路网表并且实施设计规则检查(Design Rule Check，DRC)，确保符合扫描测试的设计规则；将电路中原有的触发器或者锁存器置换为特定类型的扫描触发器或者锁存器(如多路选择D触发器，时钟控制的扫描触发器，以及电平敏感的扫描设计)，并且将这些扫描单元链接成一个或者多个扫描链，这一过程称之为测试综合。

(2)测试向量生成；

测试向量自动生成(Automatic Test Pattern Genaration，ATPG)工具根据插入的扫描电路以及形成的扫描链自动产生测试向量；故障仿真器(FaultSimulator，FS)对这些测试向量实施评估并且确定故障覆盖率情况，将满足故障覆盖率的测试向量作为最终的测试向量。

(3)施加测试向量并观测响应；

将测试向量施加到芯片上，对失效响应进行分析，发现故障。

扫描单元及其控制电路可能会占到芯片总面积的30％。即使是在存储部件占多数的面积的微处理器芯片中，扫描电路及其控制逻辑所占的硅片面积相对于组合逻辑电路来说仍然很大。这使得在扫描单元及其控制电路上发生的故障可能占到故障总数的50％。因此扫描链故障诊断对于芯片故障诊断具有重大意义。通过在扫描链中直接移入移出0011模式的向量，技术人员可以很容易地检测到故障扫描链，但是要定位扫描链中的故障扫描单元却十分具有挑战性。首先，扫描链中的故障效果只有通过扫描移位输出才能直接观察到；其次，扫描链中的故障效果会因为扫描移位而具有全局性。以固定为1故障为例，如果扫描链中的某个扫描单元发生固定为1故障，无论移入何种向量，直接移出观察到的向量总为全1。

从测试角度而言，发现扫描链中的扫描单元是否存在故障并不困难。只要将0011格式的向量移入并直接移出扫描链，即可判断扫描链是否存在故障。但从诊断角度而言，定位故障扫描单元却具有很大的挑战性，这是因为在向量移入过程中，故障扫描单元的上游将会被污染，而在移出过程中，故障扫描单元的下游会被污染，所以经过扫描移入移出过程后整条扫描链已被污染。此处移入和移出是同一方向进行的，上游是指当前扫描单元的前一扫描单元，下游是指当前扫描单元的下一扫描单元，即靠近输出方向的扫描单元。

为了定位扫描链中的故障扫描单元，目前有三类可行的方案，第一类方案就是专门为待测扫描链生成一组诊断向量；第二类方案将已有的失效向量注入故障模拟器，通过比较失效向量和故障模拟器的响应进行诊断；最后一类方案通过修改电路中的触发器单元提高电路的可诊断性。