[发明专利]中断合成方法和中断合成装置以及模块化主机系统

权利要求书

1、一种中断合成方法，应用于包括中央处理器CPU和多个插卡模块的模块化主机系统，其特征在于，该方法包括：

分别对各插卡模块输出的中断信号进行波形整形，使得波形整形后的各中断信号在每次从无效变为有效后，其有效部分的长度与预设中断有效周期相等；

分别对波形整形后的各中断信号连续地进行采样，记录采样得到的对应插卡模块的中断有效状态，并通知所述CPU读取所记录的中断有效状态；

在所述CPU每次完成读取之后的预设读清周期内清空所记录的所有中断有效状态。

2、如权利要求1所述的方法，其特征在于，在所述中断信号从无效变为有效后，该方法进一步包括：对该中断信号的有效部分延迟一个系统时钟周期，使得该有效部分的开始时刻与系统时钟同步。

3、如权利要求2所述的方法，其特征在于，所述对波形整形后的中断信号连续地进行采样包括：以所述系统时钟为采样时钟，对波形整形后的中断信号连续地进行采样。

4、如权利要求1至3中任意一项所述的方法，其特征在于，在CPU每次完成读取之后、清空所记录的所有中断有效状态之前，该方法进一步包括：将读清周期延迟一个系统时钟周期，使得所述读清周期与系统时钟同步。

5、如权利要求4所述的方法，其特征在于，在所述读清周期内，该方法进一步包括：禁止所述采样的执行。

6、如权利要求5所述的方法，其特征在于，所述中断有效周期与所述读清周期满足如下条件：

对波形整形后的中断信号中，长度等于所述中断有效周期的有效部分采样并记录的中断状态，如果在所述读清周期之前未被CPU读取，则该有效部分在所述读清周期之后仍能够被再次采样得到。

7、如权利要求6所述的方法，其特征在于，所述中断有效周期为4个所述系统时钟周期、所述读清周期为1个所述系统时钟周期。

8、一种中断合成装置，应用于包括中央处理器CPU和多个插卡模块的模块化主机系统，且该装置分别与所述CPU和多个插卡模块相连，

其特征在于，所述中断合成装置包括：波形整形单元、状态采样单元、状态存储单元、中断上报单元、读清控制单元，其中，

所述波形整形单元，分别对各插卡模块输出的中断信号进行波形整形，使得波形整形后的各中断信号在每次从无效变为有效后，其有效部分的长度与预设中断有效周期相等；

所述状态采样单元，分别对波形整形后的各中断信号连续地进行采样，并将采样得到的对应插卡模块的中断有效状态记录于所述状态存储单元；

所述中断上报单元，在所述状态存储单元中记录有中断有效状态时，通知所述CPU读取记录于所述状态存储单元的中断有效状态；

所述读清控制单元，在所述CPU每次完成读取之后的预设读清周期内清空所述状态存储单元的所有中断状态。

9、如权利要求8所述的装置，其特征在于，所述波形整形单元进一步在所述中断信号从无效变为有效后，将该中断信号的有效部分延迟一个系统时钟周期、使得该有效部分的开始时刻与系统时钟同步。

10、如权利要求9所述的装置，其特征在于，所述状态采样单元以所述系统时钟为采样时钟，对波形整形后的中断信号连续地进行采样。

11、如权利要求8至10中任意一项所述的装置，其特征在于，所述读清控制单元进一步在所述CPU每次完成读取之后，将读清周期延迟一个系统时钟周期，使得所述读清周期与系统时钟同步。

12、如权利要求11所述的装置，其特征在于，所述读清控制单元进一步在所述读清周期内禁止所述状态采样单元执行所述采样。

13、如权利要求12所述的装置，其特征在于，所述中断有效周期与所述读清周期满足如下条件：对波形整形后的中断信号中，长度等于所述中断有效周期的有效部分采样并记录的中断有效状态，如果在所述读清周期之前未被CPU读取，则该有效部分在所述读清周期之后仍能够被再次采样得到。

14、如权利要求13所述的装置，其特征在于，所述中断有效周期为4个所述系统时钟周期、所述读清周期为1个所述系统时钟周期。