[发明专利]一种非接触卡芯片WAFER级测试电路无效
申请号: | 200810106526.2 | 申请日: | 2008-05-14 |
公开(公告)号: | CN101581758A | 公开(公告)日: | 2009-11-18 |
发明(设计)人: | 赵振波;王西国;王海民;李冰 | 申请(专利权)人: | 北京中电华大电子设计有限责任公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28;G01R31/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 10001*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 接触 芯片 wafer 测试 电路 | ||
1、一种非接触卡芯片WAFER级测试电路,其特征包括数字测试机PATTERN(1)、主控MCU(2)、射频信号处理电路(3)、射频接口(4)、通道控制电路(5);所述的数字测试机PATTERN(1)向主控MCU(2)发送控制PATTERN,主控MCU(2)解析控制PATTERN,根据PATTERN指示与射频信号处理电路(3)通信,射频信号处理电路(3)根据主控MCU(2)指示产生相应的数据编码,然后将编码信号调制处理,产生两路调试信号,两路调试信号载波相位相差180度,经过射频接口(4)功率放大、阻抗匹配后,通过通道控制电路(5),被输入到WAFER级芯片的天线端口LA、LB PAD,芯片接受调制信号并返回应答信号,应答信号通过射频接口(4)的阻抗匹配电路后,输入到射频信号处理电路(3),射频信号处理电路(3)对应答信号解调、解码后输入到主控MCU(2),主控MCU(2)校验后,将数据返回到数字测试机PATTERN(1),数字测试机可通过PATTERN比较的方式判断芯片的响应信号是否正确。
2、根据权利要求1所述的一种非接触卡芯片WAFER级测试电路,其特征是主控MCU、射频信号处理电路、射频接口安置在同一块电路板上。
3、根据权利要求1所述的一种非接触卡芯片WAFER级测试电路,其特征是主控MCU为高速低功耗RISC CPU,内部监控程序可由PC机通过RS232串口下载,主控MCU与PC机之间有独立的接口电路板。
4、根据权利要求1或5所述的一种非接触卡芯片WAFER级测试电路,其特征是射频信号处理电路由读卡机具芯片或数字逻辑芯片加射频分立元件的方式组成。
5、根据权利要求1所述一种非接触卡芯片WAFER级测试电路,其特征是射频接口应包含如下部分:功率放大电路,阻抗匹配电路。射频接口主要功能是对载波信号进行功率放大,当有信号输入时,首先经过功率放大电路(4-1),放大后的信号经过阻抗匹配电路(4-2)输入到通道控制电路,其中功率放大电路包含两路信号放大,两路电路对称。
6、根据权利要求1或8所述一种非接触卡芯片WAFER级测试电路,其特征是射频接口输出功率可调,输出阻抗可调。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司,未经北京中电华大电子设计有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810106526.2/1.html,转载请声明来源钻瓜专利网。