[发明专利]半导体器件及其制造方法

说明书

本发明以韩国申请10-2007-0053764(申请日：2007年06月1日)为优先权。

技术领域

本发明涉及半导体器件，尤其涉及用于制造硅氧化氮氧化硅(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)元件的半导体器件及其制造方法。

背景技术

一般情况下，半导体存储器大致分为易失性存储器(volatilememory)和非易失性存储器(non-volatile memory)。以DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)等RAM为主的易失性存储器在加有电源时可以输入数据或保存数据，而在切断电源时数据丢失无法保存。以ROM(只读存储器)为主的非易失性存储器具有在没有外加电源时也可以保存数据的特征。

目前，从工程技术方面来说，将非易失性存储器分为浮栅(floating gate)系列和将两种以上的介质层层积成两层或三层的MIS(金属绝缘体半导体)系列。

浮栅系列的存储器通过势阱实现其存储特征，目前，代表性的结构为广泛用作闪存EEPROM(可电子擦拭及程式的唯读记忆体)的ETOX(EPROM隧道氧化层)。

另一方面，MIS系列利用存在于介质层主体(bulk)、介质层-介质层界面和介质层-半导体界面的陷阱(trap)来执行存储功能。

目前，代表性例子是广泛用作闪存EEPROM的MONOS/SONOS(Metal/Silicon ONO Semiconductor)。

图1是具有一般SONOS结构的半导体器件的垂直截面图。

在一般情况下，SONOS结构的单元包括由在半导体基板1的活性区域的上部依次积层的多个绝缘层构成的ONO膜2～4以及ONO膜的上部的栅电极5。并且，在半导体基板1的内部形成源极/漏极接合。作为绝缘层的ONO膜2～4在SONOS结构中起到存储电荷的作用。

如图1所示，ONO膜2～4包括在半导体基板1的活性区域上顺次积层的穿隧氧化层(tunnel oxide layer)2、电荷捕获层(chargingtrap layer)3、以及电荷阻挡层4。例如，ONO膜2～4上部的栅电极5由导电性多晶硅构成。

在上述栅电极5上施加有正(+)电压，则在硅的表面引发电子。在该栅电极5上施加有较大的电压，则所引发的电子中的一部分获得充分的能量，对穿隧氧化层2进行FN穿隧(FN-tunnel)。被穿隧的电子在ONO膜2～4的氮化物层的电荷捕获层3被捕获，带有负电荷。

如上所述，在栅电极5上施加一定时间的高电压，通过氮化物层捕获到的负电荷，晶体管的阀值电压V_th上升，从而该晶体管被关闭。从而结束程序的运作。

程序特性是指根据在栅电极5上施加用于程序运作的电压来捕获电荷。

上述SONOS结构的单元中的程序特性是非常重要的开发课题之一，该程序特性与包括存储电荷的绝缘层的ONO膜的厚度以及ONO膜内的捕获点密度等有着密切的关系。

在现有的技术中，为了改善上述的程序特性，采用了使ONO膜的厚度变得非常薄以增加被FN穿隧的电子数量的方式。并且，还有通过改变氮化层中的层的质量来改善程序特性。

但是，在SONOS结构中，根据电场的强度而大致决定ONO膜的厚度。从而，为了改善程序特性而将ONO膜的厚度改变为过于薄，则由于较高的电场，绝缘层被破坏，从而数据保持特性以及持久特性等将变差。

并且，以现有的技术，将ONO膜形成为非常薄是有限度的。并且，即使是形成非常薄的ONO膜，被捕获在较薄的ONO膜上的电荷的一部分由于外部热的影响或者擦写动作的反复而丢失或热化。即，在进行程序编制和删除过程中，被捕获在氮化层的电荷被丢失的情况较多，从而成为消减SONOS元件保持数据特性的可靠性的原因。

发明内容

为了解决上述问题，本发明的目的在于提供一种尤其适用于改善SONOS元件的数据保持特性的可靠性的半导体器件及其制造方法。

本发明的另一个目的在于提供一种半导体器件及其制造方法，其适于摆脱ONO膜的平面结构，克服捕获电荷的空间限制。

本发明的另一个目的在于提供一种为了改善SONOS元件的数据保持特性而利用凹槽栅(recess gate)结构来有效增加所捕获的电荷量的半导体器件及其制造方法。

为了实现上述目的，根据本发明的半导体器件的一个特征包括：在活性区域内具有沟槽的晶片、依次形成在上述沟槽上并基根据上述沟槽具有凹凸结构的第一氧化膜、氮化膜和第二氧化膜。