[发明专利]电子元件封装体及其制作方法

说明书

技术领域

本发明有关于一种电子元件封装体的制作方法，特别是有关于一种具有非对称性侧壁的导通孔(via hole)的电子元件封装体及其制作方法。

背景技术

一般而言，电子元件封装体可以是将盖板、晶片及承载板堆叠的方式制作。其中可形成一穿过晶片的导通孔，并通过通过导通孔的导电层传递晶片的信号。然而，上述导通孔的垂直侧壁，会导致导电层不易沉积，进而增加制程的困难度。

因此，亟需一种电子元件封装体的制作方法，以解决上述的问题。

发明内容

有鉴于此，本发明的一实施例提供一种电子元件封装体的制作方法，其包括：提供一晶圆，包含多个晶粒区，以承载或形成多个晶片，该晶圆具有一第一表面及相对的一第二表面，其中该第一表面上或上方包括多个导电电极；提供一光罩并实施一光刻制程以形成一图案化光致抗蚀剂层于晶圆的第二表面上，图案化光致抗蚀剂层包括多个开口，其中所述开口对应光罩的图案，该图案包括一相对较宽的第一构图，该第一构图连结至少一个相对较窄的第二构图；以图案化光致抗蚀剂层为罩幕，对晶圆进行蚀刻，形成多个孔洞以露出所述导电电极，其中所述孔洞具有非对称性的侧壁；及移除图案化光致抗蚀剂层。

本发明所述的电子元件封装体的制作方法，该第二构图自连结处向远端渐缩。

本发明所述的电子元件封装体的制作方法，所述孔洞穿过所述晶片的内部以作为导通孔。

本发明所述的电子元件封装体的制作方法，还包括：形成一绝缘层以覆盖该晶圆的第二表面，并延伸至所述导通孔的侧壁和所述导电电极上；及去除位于所述导通孔底部的该绝缘层，并暴露出所述导电电极的表面。

本发明所述的电子元件封装体的制作方法，所述导通孔包括一第一侧壁与一第二侧壁，其中至少该第二侧壁倾斜于该晶圆面。

本发明所述的电子元件封装体的制作方法，该第一侧壁相邻于一切割区且垂直于该晶圆面。

本发明所述的电子元件封装体的制作方法，该第一侧壁对应于该第一构图，该第二侧壁对应于该第二构图。

本发明所述的电子元件封装体的制作方法，还包括形成一导线层于该绝缘层上，该导线层自该晶圆的第二表面延伸至该导通孔的该第二侧壁及该导电电极的表面上。

本发明的另一实施例提供一种电子元件封装体的制作方法，包括：提供一晶圆，包含多个晶粒区，以承载或形成多个晶片，晶圆具有一第一表面及相对的一第二表面，其中第一表面上或上方包括多个导电电极，以电性连接所述晶片；形成一封装层，以覆盖晶圆的第一表面；提供一光罩并实施一光刻制程以形成一图案化光致抗蚀剂层于该晶圆的第二表面上，该图案化光致抗蚀剂层包括多个开口，其中所述开口对应光罩的图案，该图案包括一相对较宽的第一构图，第一构图的一侧连结至少一渐缩的第二构图；以图案化光致抗蚀剂层为罩幕，对晶圆的第二表面进行蚀刻，形成多个导通孔以露出所述导电电极，其中所述导通孔具有非对称性的侧壁；移除图案化光致抗蚀剂层；形成一绝缘层以覆盖晶圆的第二表面，并延伸至所述导通孔的侧壁和导电电极上；及去除所述导通孔底部的绝缘层，其暴露出所述导电电极的表面。

本发明所述的电子元件封装体的制作方法，所述导电电极包括一导电接触垫或一重布线路层。

本发明所述的电子元件封装体的制作方法，所述导通孔包括一第一侧壁与一第二侧壁，该第一侧壁相邻于一切割区且垂直于该晶圆面，该第二侧壁倾斜于该晶圆面。

本发明所述的电子元件封装体的制作方法，该第一侧壁对应于该第一构图，该第二侧壁对应于该第二构图。

本发明所述的电子元件封装体的制作方法，还包括形成多个导线层于该绝缘层上，所述导线层自该第二表面延伸至所述导通孔的第二侧壁及所述导电电极的表面上。

本发明所述的电子元件封装体的制作方法，还包括：形成一保护层以填入所述导通孔，并延伸至该晶圆的第二表面上；及分割该晶圆以分离出多个封装晶片。

本发明再一实施例提供一种电子元件封装体，其包含：一基底，具有一第一表面及相对的一第二表面；一金属层，位于该基底的第一表面上；一具有非对称性侧壁的导通孔，自该基底的第二表面形成于该基底之中并暴露出该金属层；及一导电层，形成于该基底的第二表面上，且延伸至该导通孔的非对称性侧壁上以电性连接该金属层；其中，该导通孔包含一第一侧壁及一第二侧壁，该第一侧壁与该基底的表面间的一水平夹角小于或等于90度，该第二侧壁与该基底的表面间的一水平夹角小于或等于90度，且该第一侧壁与该基底的表面间的该水平夹角与该第二侧壁与该基底的表面间的该水平夹角不相等。