[发明专利]用来制造保护结构的方法

说明书

技术领域

本发明的示范性实施例涉及用来制造保护结构的方法。

背景技术

静电放电(ESD)可以严重损害半导体部件。因此，现在在大部分半导体部件中都体现了ESD保护的概念。集成在芯片中的ESD保护部件限定了电流路径，通过所述路径ESD电流可以在不引起损害的情况下流动。

尤其是在高速数据传输线的情形下，存在确保ESD保护达到15kV而信号波形失真不严重的需要。为此，保护元件必须具有特别低的电容。

例如从EP0635886B1得知一种ESD保护结构。由于二极管布置的高衬底厚度，所述结构的缺点是复杂和不准确的可生产性。由于同样发生的横向外扩散，通过整个衬底厚度的掺杂剂扩散导致不准确性和高的空间需求。高的衬底厚度引起高的电阻，其有害地影响保护结构的性能。

发明内容

本发明的目的是详述一种用来制造具有高性能的保护结构的节省成本的方法。

本发明的实施例一般地涉及用来制造保护结构的方法，所述方法包括：提供具有第一导电类型的掺杂的半导体衬底，在半导体衬底的表面施加具有第二导电类型的掺杂的半导体层，在半导体层的第一区域中形成具有第二导电类型的掺杂的掩埋层，其中所述掩埋层制造在半导体层和半导体衬底之间的结处，在掩埋层上的半导体层的第一区域中形成具有第一导电类型的掺杂的第一掺杂剂区(dopant zone)，在半导体层的第二区域中形成具有第二导电类型的掺杂的第二掺杂剂区，在半导体层的第一区域和第二区域之间形成电绝缘，以及为第一掺杂剂区和第二掺杂剂区形成公共连接装置。

通过形成适合的半导体层，所述半导体层的厚度可以被限于最低必需(bare essential)。然而小的半导体层厚度允许所述结构的宽度和长度的减小，尤其是依靠工艺时间例如外扩散的缩短，其可以导致成本节约。

此外，通过小的半导体层厚度，电流流过保护结构的电阻被减小，这意味着低的箝位电压并且因此改善了保护结构的性能。

本发明的实施例特别地涉及用来制造保护结构的方法，所述方法包括：提供具有第一导电类型的掺杂的半导体基底衬底，在半导体基底衬底上制造第一外延层，在第一外延层的被划界的注入区域中注入第二导电类型的掺杂剂，在第一外延层上施加具有第二导电类型的掺杂的第二外延层，在第二外延层中形成绝缘区，使得第二外延层被分成第一区域和第二区域，在注入区域上的第一区域中制造具有第一导电类型的掺杂的第一掺杂剂区，在第二区域中制造具有第二导电类型的掺杂的第二掺杂剂区，从注入区域向外扩散掺杂剂以便在第一外延层与第二外延层的第一区域之间的结处形成掩埋层。

借助于第一外延层，具体地说是借助于其厚度，能够适应第一外延层中第一和第二导电类型之间的结的要求，尤其是对于PN结的击穿电压。

第二外延层的厚度再次确定了保护结构的成本和性能，其可以通过第二外延层的相应适应而产生改善。

附图说明

以下参考附图更详细地说明本发明的示范性实施例。然而，本发明并不限于以具体方式描述的实施例，而是可以以合适的方式进行改进和修改。以适当的方式结合一个实施例的单独特征和特征组合与另一个实施例的特征和特征组合以便获得根据本发明的另外的实施例在本发明的范围之内。

在附图中：

图1示出保护结构的截面示意图；

图2示出保护结构的另一个实施例的截面示意图。

具体实施方式

以下参考附图更详细地说明本发明的示范性实施例之前，要指出的是，在附图中相同的元件拥有相同或类似的参考标记，并省略所述元件的重复描述。

图1示出依照根据本发明的方法制造的保护结构100的第一实施例。在提供的半导体衬底110的表面上施加半导体层120，所述衬底具有第一导电类型的掺杂。半导体层120具有第二导电类型的掺杂。半导体层120的掺杂剂浓度被保持得尽可能低以便实现保护结构的最小电容干扰效应。因此，半导体层的掺杂剂浓度不应超过1*10¹⁵cm^-3。例如，外延地制造半导体层120。具体地说，半导体层120被制造成具有2μm≤d1≤20μm的厚度d1。

半导体衬底110具有至少1×10¹⁸cm^-3的掺杂剂浓度，而半导体层120被制造成具有比半导体衬底110低的掺杂剂浓度。